半导体装置及其制造方法与流程

本发明涉及使用氧化物半导体的半导体装置及其制造方法。

背景技术：

液晶显示装置等中使用的有源矩阵基板中，按每个像素设置有薄膜晶体管(Thin Film Transistor，以下称为“TFT”)等开关元件。作为这样的开关元件，一直以来广泛使用以非晶硅膜作为有源层(活性层)的TFT(以下称为“非晶硅TFT”)和以多晶硅膜作为有源层的TFT(以下称为“多晶硅TFT”)。

另外，作为TFT的有源层的材料，尝试了使用非晶硅和多晶硅以外的材料。例如，专利文献1中记载了使用InGaZnO(含有铟、镓和锌的氧化物)等的氧化物半导体膜形成TFT的有源层的液晶显示装置。这样的TFT被称为“氧化物半导体TFT”。

氧化物半导体TFT与非晶硅TFT相比能够高速地动作。另外，氧化物半导体膜与多晶硅膜相比能够通过简单的工艺形成，因此，也能够应用于需要大面积的装置。因此，氧化物半导体TFT作为能够抑制制造成本地制作的高性能的有源元件，在显示装置等中的利用不断发展。

近年来，在智能手机和平板终端等便携设备中，使用小型且高精细的液晶显示装置。为了实现明亮的显示并且延长驱动时间，优选提高像素开口率。在此，像素开口率是指1个像素区域中的能够用于显示的区域(除了配线和TFT等非显示区域以外的区域)的面积率，像素开口率越高，越能够提高来自背光源的光的利用效率。通过提高像素开口率，能够进行明亮的显示，能够削减消耗电力。

但是，在智能手机等中使用的小型、高精细的显示装置中，由于配线的最小宽度限制(工艺规则)等，提高像素开口率并不容易。因此，提出了用于提高像素开口率的各种技术。

例如，通过使用上述的氧化物半导体TFT，能够提高像素开口率。这是因为，氧化物半导体的迁移率高，即使将氧化物半导体TFT的尺寸小型化也能够得到与非晶硅TFT同等以上的性能。通常，设置有TFT的区域，为了防止向沟道的光照射，或者因为是难以用于显示的区域，由遮光层(例如栅极电极、黑矩阵)遮挡，而如果TFT的尺寸小，则能够相应地提高像素开口率。

另外，为了提高开口率，也可以考虑将TFT的栅极电极与源极电极以及漏极电极更接近地配置。例如，专利文献2中记载了通过在栅极配线上设置TFT，来使非显示区域减小的结构。如果通过这样的方式实现TFT的小型化，则能够使像素区域中能够用于显示的区域增加，能够提高开口率。

现有技术文献

专利文献

专利文献1：日本特开2003-86808号公报

专利文献2：国际公开第2013/073619号

专利文献3：日本特开2009-278115号公报

专利文献4：日本特开2008-40343号公报

技术实现要素：

发明要解决的技术问题

在TFT中，在将栅极电极与源极/漏极电极接近配置的情况下，在栅极-源极间和栅极-漏极间容易形成寄生电容。更具体地说，在栅极电极(或栅极配线)与源极电极隔着绝缘层重叠的部分，会形成大小由其重叠面积和绝缘层的厚度决定的栅极-源极间寄生电容Cgs。另外，在栅极电极与漏极配线隔着绝缘层重叠部分，会形成大小由其重叠面积和绝缘层的厚度决定的栅极-漏极间寄生电容Cgd。

图11(a)和(b)表示以往的底栅型的氧化物半导体TFT90的结构。如图11(a)和(b)所示，氧化物半导体TFT90在基板91上具有：栅极电极92；覆盖栅极电极92的栅极绝缘层93；在栅极绝缘层93上以与栅极电极92重叠的方式设置的岛状的氧化物半导体层94；和分别与岛状的氧化物半导体层94的两侧端连接的源极电极95和漏极电极96。源极电极95和漏极电极96以彼此分离的方式配置，氧化物半导体层94中的被夹在源极电极95与漏极电极96之间的部分，作为氧化物半导体TFT90的沟道94C起作用。

在氧化物半导体TFT90中，栅极电极92以与氧化物半导体层94的整体重叠的方式设置得较大。这是因为，氧化物半导体层94的电阻比较大，为了得到高的导通电流，优选利用对栅极电极92施加的导通电压使氧化物半导体层94的整体活化。

但是，当采用这样的结构时，栅极电极92与源极电极95的重叠区域95A、以及栅极电极92与漏极电极96的重叠区域96A的面积变得比较大。因此，在氧化物半导体90中，隔着栅极绝缘层93等形成的寄生电容Cgs、Cgd变大。

这样在栅极电极92与源极/漏极电极95、96之间形成的寄生电容Cgs、Cgd，使氧化物半导体TFT90的动作速度降低。当寄生电容Cgs、Cgd大时，在使氧化物半导体TFT90导通时，至对液晶层施加期望的电压为止所需要的时间长，有可能得不到高速的响应。

另外，已知在将TFT基板用于液晶显示装置的情况下，当TFT从导通切换到截止时，由于栅极-漏极间寄生电容Cgd而产生像素电压的下降。这样的像素电压的下降被称为馈通电压(引入电压)，其大小与栅极-漏极间寄生电容Cgd的大小(依赖于栅极电极与漏极电极的重叠面积)大致成比例的情况较多。

当馈通电压大时，例如在进行极性反转驱动时，利用正极性电压和负极性电压实际对像素施加的电压的大小(绝对值)产生差异。由此，会发生与极性反转相伴的明灭(闪烁)，另外，为了抑制闪烁，需要施加比较高的偏移电压。

另外，在氧化物半导体TFT90中，需要以比较大的面积设置栅极电极92与源极电极95的重叠区域95A、以及栅极电极92与漏极电极96的重叠区域96A，因此，存在难以实现元件的小型化的问题。另外，上述的重叠区域95A、96A是无法作为显示区域使用的区域，因此，成为使像素开口率降低的原因。

为了使栅极配线与源极电极的重叠面积以及栅极配线与漏极电极的重叠面积减小，可以考虑将栅极电极与源极/漏极电极分开配置。专利文献3中公开了在顶栅型的晶体管中，在栅极电极的侧面设置由绝缘材料构成的间隔物(以下称为侧壁)的结构。在专利文献3中记载的TFT中，使得将栅极电极和侧壁作为掩模在半导体层中自匹配地形成导电区域，由此，在栅极电极的正下方的沟道区域与导电区域之间形成有偏移区域。当采用设置这样的偏移区域的结构时，容易使寄生电容Cgs、Cgd减小。

但是，当漏极电极与栅极电极的距离变大时，存在TFT的动作速度降低、而且难以得到高的导通电流的问题。特别地，在氧化物半导体TFT中，截止泄漏特性优异，而氧化物半导体层的电阻大多较高，因此，当栅极电极与漏极电极的距离远时，有可能得不到充分的导通特性。

另外，在专利文献3中记载的TFT的结构中，由源极电极和漏极电极覆盖的区域变大，因此，存在难以实现高的开口率的问题。另外，需要设置侧壁的工序，因此，也存在制造工艺变得复杂，产品的生产率降低的问题。

本发明是鉴于上述情况而做出的，其目的在于提供具备寄生电容减小且动作特性优异的氧化物半导体TFT的半导体装置及其制造方法。

用于解决技术问题的手段

本发明的实施方式的半导体装置包括：基板；和设置在上述基板上的薄膜晶体管，该薄膜晶体管具有栅极电极、与上述栅极电极接触的栅极绝缘层、隔着上述栅极绝缘层以与上述栅极电极部分地重叠的方式配置的氧化物半导体层、和与上述氧化物半导体层电连接的源极电极和漏极电极，上述源极电极和漏极电极在从基板法线方向看时与上述栅极电极分离地设置，上述氧化物半导体层包括：在从基板法线方向看时与上述栅极电极重叠的栅极相对区域；和与上述栅极相对区域相邻设置的至少1个偏移区域，该偏移区域在从基板法线方向看时与上述栅极电极、上述源极电极和上述漏极电极中的任一个都不重叠，上述栅极相对区域的载流子浓度为1×10¹⁷/cm³以上1×10¹⁹/cm³以下。

在某个实施方式中，上述至少1个偏移区域的载流子浓度为1×10¹⁷/cm³以上。

在某个实施方式中，上述的半导体装置包括与上述偏移区域相邻设置，且与上述源极电极和上述漏极电极接触的源极连接区域和漏极连接区域，上述源极连接区域和漏极连接区域的载流子浓度为1×10¹⁷/cm³以上。

在某个实施方式中，上述至少1个偏移区域的载流子浓度比上述栅极相对区域的载流子浓度高。

在某个实施方式中，上述薄膜晶体管是耗尽型的薄膜晶体管。

在某个实施方式中，上述栅极电极隔着上述栅极绝缘层设置在上述氧化物半导体层的下层。

在某个实施方式中，还包括在上述氧化物半导体层的上层，以与上述氧化物半导体层的上述栅极相对区域至少部分地重叠的方式设置的蚀刻阻挡层。

在某个实施方式中，上述栅极电极隔着上述栅极绝缘层设置在上述氧化物半导体层的上层。

在某个实施方式中，上述的半导体装置在上述基板上具备：排列成具有行方向和列方向的矩阵状的多个像素区域；各自与上述行方向大致平行地延伸设置的多个栅极总线；和各自与上述列方向大致平行地延伸设置的多个源极总线，上述多个像素区域各自具有：上述薄膜晶体管；和与上述薄膜晶体管连接的像素电极，上述氧化物半导体层的上述至少1个偏移区域，在从上述源极总线中形成的上述源极电极到上述栅极总线之间延伸，上述漏极电极位于夹着上述栅极总线与上述源极电极相反的一侧。

在某个实施方式中，上述氧化物半导体层包含In、Ga和Zn中的至少1种金属元素。

在某个实施方式中，上述氧化物半导体层包含结晶部分。

本发明的实施方式的半导体装置的制造方法包括：准备基板的工序；和上述基板上设置薄膜晶体管的工序，在该工序中形成栅极电极、与上述栅极电极接触的栅极绝缘层、隔着上述栅极绝缘层以与上述栅极电极部分地重叠的方式配置的氧化物半导体层、和与上述氧化物半导体层电连接的源极电极和漏极电极，设置上述薄膜晶体管的工序包括在形成上述氧化物半导体层之后，使上述氧化物半导体层的载流子浓度变化，由此将上述氧化物半导体层的栅极相对区域的载流子浓度调整为1×10¹⁷/cm³以上1×10¹⁹/cm³以下的工序。

发明效果

根据本发明的实施方式，能够提供具备寄生电容减小且动作速度提高的TFT的半导体装置及其制造方法。

附图说明

图1是表示本发明的实施方式1的TFT基板的图，(a)是平面图，(b)是截面图。

图2中，(a)是表示曲线图X1(实线)和曲线图Y1(虚线)的图，其中，曲线图X1(实线)表示本发明的实施方式1的TFT的Vg-Id特性，曲线图Y1(虚线)表示参考例的TFT的Vg-Id特性，(b)是表示本发明的实施方式1的TFT的氧化物半导体层的载流子浓度与导通/截止比(on/off比)的关系的曲线图X2。

图3中，(a)～(d)是表示本发明的实施方式1的TFT基板的TFT制造工序的截面图，(a’)和(b’)是与(a)和(b)对应的平面图。

图4中，(a)是表示将实施方式1的TFT基板用于液晶显示装置的情况下的结构例的平面图，(b)是表示参考例的TFT基板的结构例的平面图。

图5是表示本发明的实施方式2的TFT基板的图，(a)是平面图，(b)是截面图。

图6中，(a)～(d)是表示本发明的实施方式2的TFT基板的TFT制造工序的截面图，(a’)和(c’)是与(a)和(c)对应的平面图。

图7是表示将实施方式2的TFT基板用于液晶显示装置的情况下的结构例的平面图。

图8是表示本发明的实施方式3的TFT基板的图，(a)是平面图，(b)是截面图。

图9中，(a)～(d)是表示本发明的实施方式3的TFT基板的TFT制造工序的截面图，(b’)和(d’)是与(b)和(d)对应的平面图。

图10是表示将实施方式3的TFT基板用于液晶显示装置的情况下的结构例的平面图。

图11是表示以往的TFT基板的图，(a)是平面图，(b)是截面图。

具体实施方式

以下，作为本发明的实施方式的半导体装置对TFT基板进行说明，但是本发明并不限定于以下的实施方式。另外，在本说明书中，“半导体装置”只要是具备TFT的装置即可，广泛地包括TFT基板和具有TFT基板的显示装置等。

(实施方式1)

图1(a)是表示本实施方式1的半导体装置(TFT基板)100的平面图，图1(b)是沿着图1(a)中的A-B线的截面图。

TFT基板100例如用于以VA(Vertical Alignment：垂直取向)模式进行显示的液晶显示装置。另外，TFT基板100例如也可以用于以IPS(In-Plane Switching：面内开关)、FFS(Fringe Field Switching：边缘场开关)等横向电场模式进行显示的液晶显示装置。另外，TFT基板100也可以用于具备选择晶体管的有机EL显示装置。另外，对于将TFT基板100用于液晶显示装置的情况下的更具体的结构，将参照图4作为TFT基板110在后面说明。

如图1(a)和(b)所示，TFT基板100具备设置在基板10上的TFT5。另外，图1(a)和(b)中只表示出了1个TFT5，但是TFT基板100也可以设置有多个TFT5，这是不言而喻的。如后所述，在用于液晶显示装置的情况下，TFT基板100具备与多个像素对应地设置的多个TFT5。另外，当在显示区域的外侧单片地设置有驱动电路(栅极驱动器等)的情况下，TFT基板100也可以具备用于构成驱动电路的多个TFT5。

在本实施方式中，TFT5具有底栅型结构，具有：设置在绝缘性基板10上的栅极电极12；覆盖栅极电极12的栅极绝缘层20；和设置在栅极绝缘层20上的典型地为岛状的氧化物半导体层18。

在此，氧化物半导体层18包括：在从基板法线方向看时作为与栅极电极12重叠的区域的栅极相对区域18g(有时称为活化区域或沟道区域)；和位于该栅极相对区域18g的两外侧(源极侧和漏极侧)的一对外侧区域。一对外侧区域是氧化物半导体层18中的不与栅极电极12重叠的区域。

另外，源极电极14和漏极电极16分别与位于栅极相对区域18g的两侧的一对外侧区域连接。源极电极14和漏极电极16在从基板法线方向看时与栅极电极12分离地设置。在此，将氧化物半导体层18中的与源极电极14重叠(接触)的区域称为源极连接区域18s，将氧化物半导体层18中的与漏极电极16重叠(接触)的区域称为漏极连接区域18d。

另外，在氧化物半导体层18中，在栅极相对区域18g与源极连接区域18s之间，形成有既不与栅极电极12重叠也不与源极电极14重叠的区域18os。另外，在栅极相对区域18g与漏极连接区域18d之间，形成有既不与栅极电极12重叠也不与漏极电极16重叠的区域18od。以下，有时将这些区域称为源极侧偏移区域18os和漏极侧偏移区域18od(总称为偏移区域18os、18od)。

在本实施方式的TFT5中，氧化物半导体层18中的至少栅极相对区域18g和偏移区域18os、18od的载流子浓度实质上相同。如关于制造方法在后面说明的那样，栅极相对区域18g和偏移区域18os、18od由相同的氧化物半导体膜形成，并且接受相同的载流子浓度控制处理(例如等离子体处理)。以下，在本说明书中，作为位于源极电极14与漏极电极16之间的半导体区域，有时将栅极相对区域18g和偏移区域18os、18od总称为沟道形成区域。

另外，根据作为源极电极14和漏极电极16使用的金属材料的不同，存在在源极电极14和漏极电极16的附近，偏移区域18os、18od的载流子浓度变得更高的情况。这是因为，从源极电极14和漏极电极16扩散的氢，在偏移区域18os、18od中产生还原作用。但是，在本说明书中，也包括偏移区域18os、18od的载流子浓度不完全均匀时在内，存在将由相同的氧化物半导体膜形成、并且实施了同样的载流子浓度控制处理的区域表述为“具有实质上相同的载流子浓度”的情况。

氧化物半导体层18例如可以包含In、Ga和Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层18例如包含In-Ga-Zn-O类的氧化物。在此，In-Ga-Zn-O类的氧化物为In(铟)、Ga(镓)、Zn(锌)的三元类氧化物，In、Ga和Zn的比例(组成比)并没有特别限定，包括例如In:Ga:Zn＝2:2:1、In:Ga:Zn＝1:1:1、In:Ga:Zn＝1:1:2等。氧化物半导体层18能够由包含In-Ga-Zn-O类的半导体的氧化物半导体膜形成。In-Ga-Zn-O类的半导体可以为非晶，也可以为结晶。作为结晶In-Ga-Zn-O类的半导体，优选c轴与层面大致垂直地取向的结晶In-Ga-Zn-O类的半导体。另外，结晶In-Ga-Zn-O类的半导体的晶体结构，例如在日本特开2012-134475号公报中有公开。作为参考，在本说明书中援引日本特开2012-134475号公报的全部公开内容。具有In-Ga-Zn-O类半导体层的TFT，具有高的迁移率(与a-SiTFT相比超过20倍)和低的泄漏电流(与a-SiTFT相比小于百分之一)，因此，适合作为驱动TFT和像素TFT使用。

氧化物半导体层18也可以包含其他的氧化物来代替In-Ga-Zn-O类的氧化物。例如可以包含Zn-O类(ZnO)、In-Zn-O类(IZO)、Zn-Ti-O类(ZTO)、Cd-Ge-O类、Cd-Pb-O类、In-Sn-Zn-O类(例如In₂O₃-SnO₂-ZnO)、In-Ga-Sn-O类的氧化物等。

如上所述例如由In-Ga-Zn-O类的半导体形成的栅极相对区域18g和偏移区域18os、18od，形成为在TFT5的导通期间(栅极电极12被施加导通电压Vgh的期间)，使源极电极14和漏极电极16导通。在此，栅极相对区域18g是在被施加截止电压Vgl时不呈现活性状态、在被施加导通电压Vgh时呈现活性状态的主要区域，是在TFT导通时导电性有意地上升的区域。另一方面，偏移区域18os、18od是在施加截止电压Vgl时和施加导通电压Vgh时导电性都大致不变化的区域，但是，如后所述，因为本来具有比较高的载流子浓度，所以不论是TFT导通时还是截止时导电性都高。因此，偏移区域18os、18od在TFT导通时，与栅极相对区域18g一起作为源极-漏极间的沟道起作用。另外，偏移区域18os、18od中的栅极电极12附近的部分，也可以在施加导通电压Vgh时导电性提高。

在此，为了得到充分的导通电流，上述的栅极相对区域18g和偏移区域18os、18od的载流子浓度被设定得比较高。具体地说，栅极相对区域18g和偏移区域18os、18od的载流子浓度被设定为1×10¹⁷/cm³以上1×10¹⁹/cm³以下。

将载流子浓度设定在上述的范围的理由是因为，当载流子浓度低于1×10¹⁷/cm³时，氧化物半导体层的电阻过高，因此，难以提高导通电流。另外，当载流子浓度超过1×10¹⁹/cm³时，虽然氧化物半导体层的电阻变低，但是TFT的阈值电压Vth也变低，在驱动TFT的电压范围无法得到充分的截止性能，截止泄漏电流增大。根据这样的理由，在载流子浓度低于1×10¹⁷/cm³或超过1×10¹⁹/cm³时，TFT的导通/截止比(on/off比)(TFT导通时的漏极电流值/TFT截止时的漏极电流值)降低。

上述区域的载流子浓度的更优选的范围为3×10¹⁷/cm³以上3×10¹⁸/cm³以下，通过这样将氧化物半导体层的载流子浓度设定在适当的范围，能够在确保充分的导通电流的同时抑制截止泄漏电流。由此，能够实现更良好的导通/截止比(on/off比)(例如6.7以上)。

另外，如后所述，存在特别是在偏移区域18os、18od中，载流子浓度不均匀，形成载流子浓度沿沟道长度方向并非一定的浓度分布的情况。在该情况下，在偏移区域18os、18od的一部分，载流子浓度可以超过1×10¹⁹/cm³。

另外，氧化物半导体层的载流子浓度例如能够使用霍尔元件测定。进行更具体的说明，制作包含与TFT中所含的氧化物半导体层采用同样的制造工艺形成的氧化物半导体层的霍尔元件，根据其元件特性测定氧化物半导体层的载流子浓度。此时，通过求取包含以同样的工艺制作的氧化物半导体层的TFT的特性(例如导通/截止比(on/off比))和由上述的对应的霍尔元件求得的载流子浓度的关系，能够知道TFT的氧化物半导体层的载流子浓度和TFT特性的关系。

在此，对TFT5的沟道宽度和沟道长度进行说明。在TFT5中，沟道宽度与在和源极-漏极方向(沟道长度方向)正交的方向上规定的栅极相对区域18g的宽度(在此为氧化物半导体层18的宽度)相同，例如为2μm～10μm。另外，沟道长度与在和源极-漏极方向平行的方向(沟道长度方向)的上规定的栅极相对区域18g的长度(在此与栅极电极12的宽度相同)相同，例如为2μm～10μm。另外，偏移区域18os、18od的沟道长度方向的长度，例如为0.5μm～15μm。特别是，为了实现高的导通/截止比(on/off比)优选使偏移区域18os、18od的长度相对于沟道宽度为3倍以内。

在以上说明的TFT5中，栅极电极12与源极电极14以及漏极电极16的距离远，因此，不会形成源极-栅极间寄生电容Cgs和漏极-栅极间寄生电容Cgd。因此，能够提高TFT的动作速度，使馈通电压极小。

另外，将氧化物半导体层的沟道形成区域的载流子浓度控制为1×10¹⁷/cm³～1×10¹⁹/cm³，因此，能够在TFT导通时使源极-漏极间适当地导通。例如，确认了即使在偏移区域18os、18od的长度为15μm，沟道宽度为5μm的情况下，也能够确保充分的导通/截止比(on/off比)。

另外，本实施方式的TFT5具有底栅型的结构，栅极电极12作为遮光层起作用，由此防止光照射到氧化物半导体层18的活化区域(栅极相对区域18g)，因此，能得到不需要为了使TFT特性稳定而另外设置遮光层的优点。

另外，在TFT5中，提高了沟道形成区域的载流子浓度，其特性典型地为耗尽型。在此，耗尽型的TFT，是指在栅极-源极间电压Vgs(在此为栅极电压Vg)为0V时，漏极电流Id具有实质的大小(形成反转层)的TFT。在将上述那样的In-Ga-Zn-O型半导体层用于有源层的n型的TFT中，在耗尽型的情况下，在截止期间施加到栅极电极12的电压Vgl通常被控制为负电压(例如-10V～-15V)。

图2(a)是表示使用TFT5的情况、和使用氧化物半导体层的载流子浓度被设定得比较低(低于1×10¹⁷/cm³)的参考例的TFT的情况各自的、栅极电压Vg[V]与漏极电流Id[A]的关系的曲线图。根据图2(a)可知，在使用TFT5的情况下的曲线图X1(实线)中，沟道中的载流子浓度比较高，因此，当栅极电压Vg为0V时，漏极电流Id也比较大，TFT为接近导通状态的状态。而在参考例(特别是不进行载流子浓度的控制的情况下)的曲线图Y1(虚线)中，当栅极电压Vg为0V时，漏极电流Id的大小也大致为0A，TFT成为截止状态(增强型)。

另外，如图2(b)的曲线图X2所示，可知在本实施方式的TFT5中，沟道中的载流子浓度被设定为1×10¹⁷/cm³以上1×10¹⁹/cm³以下，因此，即使如上述那样为了减小寄生电容而包含偏移区域18os、18od，也能够将导通/截止比(on/off比)充分提高到6以上。

另外，以上对在氧化物半导体层18的上层形成源极电极14和漏极电极16的顶部接触(top contact)型的TFT5进行了说明，但是本实施方式的TFT也可以为在源极电极14和漏极电极16的上层设置氧化物半导体层18的底部接触(bottom contact)型的方式。在该情况下也是，源极电极14和漏极电极16在从基板法线方向看时与栅极电极12分离地设置，氧化物半导体层18包括：与栅极电极12重叠的区域；和与栅极电极12、源极电极14和漏极电极16都不重叠的区域(偏移区域)。

以下，参照图3(a)～(d)和(a’)、(b’)对本实施方式的TFT基板100的制造方法的一个例子进行说明。此外，图3(a’)和(b’)与图3(a)和(b)的平面图对应。

首先，在图3(a)所示的玻璃基板或塑料基板等透明绝缘性基板10上形成栅极用金属膜。作为栅极用金属膜，能够适当使用包含例如Mo、Ti、Al、Ta、Cr、Au、W、Cu等金属或其合金的膜。栅极用金属膜可以用溅射装置以例如100nm～500nm的厚度形成。另外，栅极用金属膜可以具有层叠结构(例如Ti/Al/Ti)。然后，通过公知的光刻工序对其进行图案化，通过公知的干式法或湿式法进行蚀刻处理。由此，如图3(a’)所示，形成包含栅极电极12和栅极总线(未图示)的栅极配线层。

接着，如图3(a)所示，以覆盖包含栅极电极12的栅极配线层的方式形成栅极绝缘层20。作为栅极绝缘层20，能够使用例如氧化硅(SiO₂)层或氮化硅(SiN_x)层。栅极绝缘层20能够使用等离子体CVD装置在300℃～400℃的温度以300nm～400nm的厚度形成。

接着，如图3(b)和(b’)所示，在栅极绝缘层20上通过例如溅射法在200℃～400℃的温度以20nm～100nm的厚度形成氧化物半导体膜，通过光刻工序对所形成的氧化物半导体膜进行图案化，由此得到典型地为岛状的氧化物半导体层18。此外，氧化物半导体膜也可以通过涂敷工艺形成。

在此，氧化物半导体层18设置成隔着栅极绝缘层20，其一部分与栅极电极12重叠，其一部分不与栅极电极12重叠。氧化物半导体膜可以为例如In-Ga-Zn-O类半导体膜。但是，如上所述，也可以为IZO、ZnO等其他的各种氧化物半导体膜。

然后，使用溅射装置以100nm～500nm的厚度形成用于形成包含源极-漏极电极的源极-漏极层的金属膜(能够适当使用包含Mo、Ti、Al、Ta、Cr、Au、W、Cu等金属或其合金、或其金属氮化物的膜)，通过光刻技术对其进行图案化，由此得到包含源极电极14和漏极电极16的源极-漏极层。上述的金属膜可以具有层叠结构(例如Ti/Al/Ti)。

在上述的图案化工序中，源极电极14和漏极电极16，如图3(b’)所示，形成为与氧化物半导体层18中的不与栅极电极12重叠的区域的一部分(端部)接触。源极电极14和漏极电极16设置在从栅极电极12离开规定的距离的位置。在该结构中，在氧化物半导体层18的与栅极电极12重叠的栅极相对区域18g的两侧形成：不与栅极电极12和源极电极14重叠的源极侧偏移区域18os；和不与栅极电极12和漏极电极16重叠的漏极侧偏移区域18od。

此外，在图示的例子中，对源极电极14和漏极电极16将氧化物半导体层18的横向边缘整体地覆盖的例子进行了说明，但是并不限定于此。源极电极14和漏极电极16只要与氧化物半导体层18电连接即可，也可以为例如氧化物半导体层18的横向边缘的一部分与源极电极14和漏极电极16的边缘接触的方式。

然后，如图3(c)所示，进行用于控制氧化物半导体层18的载流子浓度的等离子体处理。等离子体处理例如通过在等离子体CVD装置内利用使用氢气等还原性气体或氩气等的等离子体照射来实现。由此，氧化物半导体层18中的特别是栅极相对区域18g和偏移区域18os、18od的载流子浓度，被控制为1×10¹⁷/cm³～1×10¹⁹/cm³的范围。

等离子体处理可以例如将氢气的流量设定为100～1000sccm、将基板温度设定为200～300℃、将RF功率设定为100～200W、将压力设定为50～200Pa，进行例如30s～200s的时间的等离子体处理。然后，通过在大气气氛下在200～300℃的温度进行0.5～2h的退火处理，能够将氧化物半导体层18的载流子浓度设定为上述的范围。另外，在不进行等离子体处理的情况下，氧化物半导体层的载流子浓度通常为1 ×10¹⁶/cm³以下。

另外，除了上述的等离子体处理以外，也能够通过使用离子掺杂装置注入氢离子来将栅极相对区域18g和偏移区域18os、18od的载流子浓度控制在1×10¹⁷/cm³～1×10¹⁹/cm³的范围。

此外，专利文献4中记载有使氧化物半导体低电阻化的工艺(等离子体处理)的具体方法和由此使氧化物半导体的电阻减小的机理。在本实施方式中也是，为了控制载流子浓度，能够使用专利文献4中记载的工艺。为了参考。将专利文献4的全部公开内容援引到本说明书中。

通过以上的工序，制作出具备包括栅极相对区域18g和偏移区域18os、18od的氧化物半导体层18作为有源层的氧化物半导体TFT5。

然后，如图3(d)所示，以覆盖氧化物半导体TFT5的方式，设置作为保护层的钝化层22。钝化层22例如通过使用等离子体CVD装置在200℃～300℃的温度以200nm～500nm的厚度形成硅氧化膜SiO₂或硅氮化膜SiN_x而得到。钝化层22也可以具有SiO₂膜与SiN_x膜的层叠结构。只要在层叠结构中与氧化物半导体层18接触的下层侧配置SiO₂膜，就能够防止氧化物半导体层18的氧缺乏。

然后，为了使氧化物半导体TFT5的特性(阈值电压Vth等)稳定化，可以在干燥空气或大气中例如在200℃～400℃的温度进行1～2小时的热处理工序。

以上对TFT基板100的制造工序的一个例子进行了说明，但是也可以为其他的方式。例如，上述中表示了在设置源极-漏极层后对氧化物半导体层18进行等离子体处理的例子，但是也可以在形成氧化物半导体层18之后形成源极-漏极层之前，进行等离子体处理来控制载流子浓度。在该情况下，图3(c)所示的源极连接区域18s和漏极连接区域18d的载流子浓度也与其他区域同样地控制。

接着，参照图4(a)对使用实施方式1的其他方式的TFT基板110构成的液晶显示装置进行说明。此外，图4(a)将液晶显示装置中使用的TFT基板110的1个像素中，形成有TFT5的区域的附近放大表示。

液晶显示装置包括配置成具有行方向和列方向的矩阵状的多个像素。TFT基板110具有与显示装置的多个像素对应的多个区域(以下称为“像素区域”)。另外，在TFT基板110上设置有：与列方向大致平行地延伸设置的多个源极总线4；和与行方向大致平行地延伸设置的多个栅极总线2。行方向和列方向可以彼此正交。行方向和列方向可以分别为液晶显示装置的显示面的水平方向和垂直方向。

如图4(a)所示，在TFT基板110的各个像素区域设置有与栅极总线2和源极总线4连接的TFT5和像素电极19。像素电极19由透明的导电材料、例如ITO(铟锡氧化物)形成。像素电极19在形成在覆盖TFT5的绝缘层(例如上述的钝化层和有机层间绝缘层)中的像素接触孔CH内与TFT5的漏极电极16连接。在此，图4(a)表示出了夹着栅极总线2相邻的2个像素的像素电极19。在图4(a)所示的结构中，栅极总线2的下侧的像素的像素电极19，以与上侧的像素的TFT5具有的氧化物半导体层18的源极侧偏移区域18os重叠的方式配置。

此外，在本实施方式的液晶显示装置中，可以隔着层间绝缘层设置有与液晶电容电并联连接的辅助电容。本实施方式的像素结构，可以与公知的液晶显示装置的结构相同。

栅极电极12可以与栅极总线2由相同的导电膜通过图案化而形成。栅极电极12只要与栅极总线2电连接即可，如图4(a)所示，可以为栅极总线2的一部分。在该结构中，栅极总线2中的与TFT5的氧化物半导体层18重叠的部分，作为栅极电极12起作用。

源极电极14和漏极电极16可以与源极总线4由相同的导电膜通过图案化而形成。源极电极14只要与源极总线4电连接即可，例如如图4(a)所示，可以为源极总线4的一部分。在该结构中，源极总线4中的与TFT5的氧化物半导体层18接触的部分，作为源极电极14起作用。另外，漏极电极16以与氧化物半导体层18接触、并且与接触孔CH的内侧区域至少部分地重叠的方式形成。

在该结构中，能够将TFT5的沟道区域与源极/漏极连接区域分离配置，因此，能够减小TFT5的寄生电容。另外，氧化物半导体层18具有透光性，因此，偏移区域18os、18od也能够用于显示区域(例如，像素电极19与偏移区域18os重叠的区域也能够作为显示区域使用)。因此，在形成有TFT5的区域中能够使遮光区域比较小，能够进一步提高开口率。

图4(b)表示参考例的TFT5B的结构。TFT5B设置在栅极总线2B与源极总线4B的交叉部。在TFT5B中，氧化物半导体层18B为高电阻，因此，需要使被源极电极14B和漏极电极16B夹着的沟道区域的整体活化。因此，与栅极总线2B连接的栅极电极12B，以与氧化物半导体层18B的整体重叠的方式形成。在这样的结构中，被栅极电极12B遮光的区域增加，因此，开口率降低。另外，需要使氧化物半导体层18B与漏极电极16B的重叠区域形成得比较大，另外，在其以外另外在与沟道分离的部位设置漏极电极16B与像素电极19B的接触区域，因此，作为结果，像素区域内的遮光部的面积增大。因此，难以提高开口率。

另外，在图4(b)所示的结构中，栅极电极12B与源极总线4B的重叠面积、以及栅极电极12B与漏极电极16B的重叠面积大，因此，存在寄生电容Cgs、Cgd变大的问题。而在图4(a)所示的本实施方式的结构中，能够减小寄生电容Cgs、Cgd，并且扩大显示区域。

以上对本发明的实施方式1的TFT基板100、110进行了说明，但是因为是栅极电极12与源极电极和漏极电极14、16夹着充分地低电阻化的氧化物半导体层18的偏移区域18os、18od分离的结构，所以能够在提高导通/截止比(on/off比)的同时减少寄生电容。另外，在用于液晶显示装置时，能够提高开口率，能够抑制由馈通电压导致的像素电压的下降。

(实施方式2)

图5(a)是表示实施方式2的TFT基板200的平面图，图5(b)是沿着图5(a)中的A-B线的截面图。

如图5(a)和(b)所示，实施方式2的TFT基板200具备设置在基板10上的TFT52。另外，图5(a)和(b)中只表示了1个TFT52，但是TFT基板200可以设置有多个TFT52，这是不言而喻的。

本实施方式的TFT基板200与实施方式1的TFT基板100的主要的不同点在于，以覆盖氧化物半导体层18的栅极相对区域18g的方式，设置有蚀刻阻挡层24。蚀刻阻挡层24是为了在源极-漏极层的蚀刻工序中保护栅极相对区域18g而设置的。另外，TFT基板200的其他结构与实施方式1的TFT基板100相同，因此，赋予同样的参照符号，并且省略详细的说明。

在本实施方式中也是，TFT52具有底栅型结构，具有：设置在绝缘性基板10上的栅极电极12；覆盖栅极电极12的栅极绝缘层20；和设置在栅极绝缘层20上的典型地为岛状的氧化物半导体层18。另外，TFT52的源极电极14和漏极电极16在从基板法线方向看时与栅极电极12分离地设置。

氧化物半导体层18与实施方式1同样，例如可以包含In-Ga-Zn-O类的氧化物，也可以包含上述的其他各种氧化物半导体。

在本实施方式的TFT52中也与实施方式1的TFT5同样，氧化物半导体层18包括：在从基板法线方向看时作为与栅极电极12重叠的区域的栅极相对区域18g；与源极电极14重叠的源极连接区域18s；和与漏极电极16重叠的漏极连接区域18d。另外，在氧化物半导体层18中设置有：位于源极连接区域18s与栅极相对区域18g之间的源极侧偏移区域18os；和位于漏极连接区域18d与栅极相对区域18g之间的漏极侧偏移区域18od。偏移区域18os、18od是不与栅极电极12重叠也不与源极电极14和漏极电极16重叠的区域。

在TFT52中，氧化物半导体层18的整体的载流子浓度可以实质上相同。如关于制造方法将在后面说明的那样，氧化物半导体层18的整体由相同的氧化物半导体膜形成，并且接受相同的载流子浓度控制处理(例如等离子体处理)。但是，源极连接区域18s、漏极连接区域18d可以通过所接触的源极电极14、漏极电极16的影响而进一步低电阻化。另外，如后所述，氧化物半导体层18的栅极相对区域18g的载流子浓度与其他区域的载流子浓度，可以通过除了栅极相对区域18g以外进行的低电阻化处理的追加等而不同。

与实施方式1同样，为了得到充分的导通电流，栅极相对区域18g和偏移区域18os、18od的载流子浓度被设定为1×10¹⁷/cm³以上1×10¹⁹/cm³以下。但是，在本实施方式中，只要至少栅极相对区域18g的载流子浓度设定为上述范围即可，偏移区域18os、18od的载流子浓度可以大于1×10¹⁹/cm³。即，偏移区域18os、18od的载流子浓度只要为1×10¹⁷/cm³以上即可。

另外，源极连接区域18s和漏极连接区域18d的载流子浓度也可以为1×10¹⁷/cm³以上。

这样偏移区域18os、18od和源极/漏极连接区域18s、18d的载流子浓度，如上所述可以大于1×10¹⁹/cm³，但是在使用通常的低电阻化处理的情况下，可以设定为例如1×10²¹/cm³以下。

另外，也可以考虑通过对偏移区域18os、18od和源极/漏极连接区域18s、18d进行追加的等离子体工序等，使这些区域的电阻变得非常小的情况。但是，在本说明书中，这样的低电阻化的区域有时也被称为“氧化物半导体层”。

通过这样将氧化物半导体层18的载流子浓度设定在适当的范围，能够在确保充分的导通电流的同时抑制截止泄漏电流。由此，能够得到良好的导通/截止比(on/off比)。

在此，在本实施方式的TFT52中，以有选择地覆盖氧化物半导体层18的栅极相对区域18g的方式，设置有由SiO₂、SiN_x等绝缘材料构成的岛状的蚀刻阻挡层24。蚀刻阻挡层24发挥作用使得在形成源极电极14和漏极电极16的工序中，不会对作为氧化物半导体层的沟道区域的栅极相对区域18g造成蚀刻损伤。

此外，在图示的方式中，蚀刻阻挡层24以不覆盖偏移区域18os、18od的方式设置，但是并不限定于此，蚀刻阻挡层24也可以以覆盖偏移区域18os、18od的方式设置。但是，如图所示在蚀刻阻挡层24不覆盖偏移区域18os、18od的情况下，使氧化物半导体层18的栅极相对区域18g与偏移区域18os、18od的载流子浓度不同变得比较容易，也能够进一步提高偏移区域18os、18od的导电性。

另外，上述中对在与栅极相对区域18g(或栅极电极12)对应的位置设置岛状的蚀刻阻挡层24的方式进行了说明，但是并不限定于此。蚀刻阻挡层24也可以以覆盖TFT52整体的方式设置。在该情况下，在与氧化物半导体层18的源极连接区域18s和漏极连接区域18d对应的区域中，在蚀刻阻挡层24形成接触孔，源极电极14和漏极电极16通过该接触孔与源极连接区域18s和漏极连接区域18d连接。

另外，TFT52也典型地是耗尽型的TFT，当栅极-源极间电压Vgs为0V时，漏极电流Id具有实质的大小。TFT52也可以被控制成使得在TFT截止期间施加到栅极电极12的截止电极Vgl成为负电压。

以下，参照图6(a)～(d)和(a’)、(c’)对本实施方式的TFT基板200的制造方法的一个例子进行说明。此外，图6(a’)和(c’)与图6(a)和(c)的平面图对应。

首先，在图6(a)所示的玻璃基板或塑料基板等透明绝缘性基板10上形成栅极用金属膜，通过公知的光刻法对其进行图案化，由此形成包含栅极电极12(图6(a)和(a’))的栅极配线层。然后，如图6(a)所示，以覆盖栅极配线层的方式形成栅极绝缘层20。这些工序也可以与使用图3(a)说明的实施方式1的TFT基板100的制造工序相同。

接着，如图6(b)所示，利用溅射装置等例如以20～100nm的厚度在栅极绝缘层20上形成氧化物半导体膜之后，利用光刻法对其进行图案化，由此形成典型地为岛状的氧化物半导体层18。进一步，进行用于控制所形成的氧化物半导体层18的载流子浓度的等离子体处理。等离子体处理例如能够在等离子体CVD装置内通过使用氢气等还原性气体或氩气等的等离子体照射来实现。由此，氧化物半导体层18的整体的载流子浓度被控制为1×10¹⁷/cm³～1×10¹⁹/cm³的范围。另外，该氧化物半导体层形成处理和载流子浓度控制处理也可以与使用图3(c)说明的实施方式1的TFT基板100的制造工序相同。

然后，如图6(c)和(c’)所示，作为蚀刻阻止膜，例如使用等离子体CVD装置，在300℃～400℃的温度形成硅氧化膜SiO₂，通过光刻法对其进行图案化，由此设置岛状的蚀刻阻挡层24。此时，蚀刻阻挡层24优选以覆盖至少氧化物半导体层的栅极相对区域18g(沟道区域)的大部分的方式设置。

进一步，例如使用溅射装置形成用于形成包含源极-漏极电极的源极-漏极层的金属膜，通过光刻法对其进行图案化，由此得到包含源极电极14和漏极电极16的源极-漏极层。这些工序也可以与使用图3(b)说明的实施方式1的TFT基板100的制造工序相同。

在此，在用光致抗蚀剂覆盖形成源极电极14和漏极电极16的部分(即，与氧化物半导体层18的源极连接区域18s和漏极连接区域18d重叠的部分)的状态下对上述的金属膜进行蚀刻。通过蚀刻被除去的金属膜中，包括金属膜中的与氧化物半导体层18的栅极相对区域18g重叠的部分和与偏移区域18os、18od重叠的部分。

此时，蚀刻阻挡层24覆盖氧化物半导体层18的栅极相对区域18g，因此，能够防止蚀刻工序的损伤影响到栅极相对区域18g。因此，在栅极相对区域18g中，通过前面工序的等离子体处理控制的载流子浓度被大致维持原样。

另一方面，没有被蚀刻阻挡层24覆盖的偏移区域18os、18od，其载流子浓度会由于蚀刻而改变。一般而言，当受到干式蚀刻处理时，由于对氧化物半导体层的等离子体损伤，偏移区域18os、18od的载流子浓度增加。这可以认为是因为，在偏移区域18os、18od中，等离子体损伤使氧缺陷增加。这样载流子浓度改变的结果，偏移区域18os、18od的载流子浓度变得比栅极相对区域18g的载流子浓度大。

然后，如图6(d)所示，以覆盖氧化物半导体TFT52的方式，设置作为保护层的钝化层22。该工序也可以与使用图3(d)说明的实施方式1的TFT基板100的制造工序相同。

然后，为了使氧化物半导体TFT52的特性(阈值电压Vth等)稳定化，可以在干燥空气或大气中例如在约200℃～400℃的温度进行约1～2小时的热处理工序。

以上对实施方式2的TFT基板200的制造工序的一个例子进行了说明，但是也可以为其他的方式。例如，可以如图6(b)所示，不仅对氧化物半导体层18的整体进行等离子体处理，而且在形成蚀刻阻挡层24之后形成源极-漏极层之前进行追加的等离子体处理(低电阻化处理)。在该情况下，与被蚀刻阻挡层24覆盖的栅极相对区域18g的载流子浓度相比，能够进一步提高偏移区域18os、18od、源极连接区域18s、漏极连接区域18d的载流子浓度，实现低电阻化。另外，也可以在形成源极电极14和漏极电极16之后，进行追加的等离子体处理(低电阻化处理)。

接着，参照图7对使用实施方式2的其他方式的TFT基板210构成的液晶显示装置的一个例子进行说明。此外，图7表示液晶显示装置中使用的TFT基板210的与大致1个像素对应的区域。

液晶显示装置与实施方式1同样包括配置成具有行方向和列方向的矩阵状的多个像素，TFT基板210具有与显示装置的多个像素对应的多个像素区域。另外，在TFT基板210上设置有与列方向大致平行地延伸设置的多个源极总线4和与行方向大致平行地延伸设置的多个栅极总线2。

如图7所示，在TFT基板210的各个像素区域设置有与栅极总线2和源极总线4连接的TFT52和像素电极(未图示)。像素电极在形成在覆盖TFT52的绝缘层(例如上述的钝化层和有机层间绝缘层)中的像素接触孔CH内与TFT52的漏极电极16电连接。

另外，TFT52的栅极电极也可以为栅极总线2的一部分。在该结构中，栅极总线2中的与TFT52的氧化物半导体层18重叠的部分，作为栅极电极起作用。

另外，TFT52的源极电极14也可以为源极总线4的一部分。在该结构中，源极总线4中的与TFT52的氧化物半导体层18接触的部分，作为源极电极14起作用。另外，漏极电极16以与氧化物半导体层18接触、并且与接触孔CH的内侧区域至少部分地重叠的方式存在。

在该结构中，能够将TFT52的沟道区域与源极/漏极连接区域分离配置，因此，能够减小TFT52的寄生电容。另外，氧化物半导体层18典型地是透明的，因此，能够将偏移区域18os、18od用于显示。因此，在形成有TFT52的区域中能够使遮光区域比较小，因此，能够进一步提高开口率。

以上对本发明的实施方式2的TFT基板200、210进行了说明，但是因为是栅极电极12与源极电极和漏极电极14、16夹着充分地低电阻化的氧化物半导体层18的偏移区域18os、18od分离的结构，所以能够提高导通/截止比(on/off比)并且减少寄生电容。另外，在用于液晶显示装置时，能够提高开口率，能够抑制由馈通电压导致的像素电压的下降。

另外，在本实施方式中，通过设置蚀刻阻挡层24来降低蚀刻工艺对栅极相对区域18g的影响，因此，容易适当地控制栅极相对区域18g的载流子浓度。另外，在本实施方式中，比较容易使偏移区域18os、18od的载流子浓度比栅极相对区域18g的载流子浓度高，以进一步降低电阻。因此，容易增大导通电流，能够提高导通/截止比(on/off比)。

(实施方式3)

图8(a)是表示本实施方式3的TFT基板300的平面图，图8(b)是沿着图8(a)中的A-B线的截面图。

如图8(a)和(b)所示，实施方式3的TFT基板300包括设置在基板10上的TFT53。另外，图8(a)和(b)中只表示了1个TFT53，但是TFT基板300可以设置有多个TFT53，这是不言而喻的。

本实施方式的TFT基板300与实施方式1的TFT基板100的主要的不同点在于，TFT53具有顶栅型的结构，在TFT53中栅极电极12设置在氧化物半导体层18的上层。

在本实施方式中，设置在TFT基板300中的顶栅型的TFT53包括：设置在绝缘性基板10上的氧化物半导体层18；覆盖氧化物半导体层18的栅极绝缘层20；和在栅极绝缘层20上以与氧化物半导体层18的至少一部分重叠的方式配置的栅极电极12。

氧化物半导体层18与实施方式1同样，例如可以包含In-Ga-Zn-O类的氧化物，也可以包含上述的其他各种氧化物半导体。

另外，在栅极电极12上设置有层间绝缘层22’。另外，在层间绝缘层22’上设置有源极电极14和漏极电极16。源极电极14和漏极电极16分别通过以贯通层间绝缘层22’和栅极绝缘层20的方式设置的接触孔CH1、CH2，与氧化物半导体层18的源极连接区域18s和漏极连接区域18d分别连接。另外，源极电极14和漏极电极16在从基板法线方向看时与栅极电极12分离地设置。

在本实施方式的TFT53中也与实施方式1的TFT5同样，氧化物半导体层18包含：在从基板法线方向看时作为与栅极电极12重叠的区域的栅极相对区域18g；与源极电极14重叠的源极连接区域18s；和与漏极电极16重叠的漏极连接区域18d。另外，在氧化物半导体层18中设置有：位于源极连接区域18s与栅极相对区域18g之间的源极侧偏移区域18os；和位于漏极连接区域18d与栅极相对区域18g之间的漏极侧偏移区域18od。偏移区域18os、18od是不与栅极电极12重叠也不与源极电极14和漏极电极16重叠的区域。

在TFT53中，氧化物半导体层18的整体的载流子浓度可以实质上相同。如关于制造方法将在后面说明的那样，氧化物半导体层18的整体由相同的氧化物半导体膜形成，并且受到相同的载流子浓度控制处理(例如等离子体处理)。但是，源极连接区域18s、漏极连接区域18d可以通过所接触的源极电极14、漏极电极16的影响而进一步低电阻化。另外，如后所述，氧化物半导体层18的栅极相对区域18g的载流子浓度与其他区域的载流子浓度，可以通过除了栅极相对区域18g以外进行的低电阻化处理的追加等而不同。

在本实施方式中也是，为了得到充分的导通电流，栅极相对区域18g和偏移区域18os、18od的载流子浓度被设定为1×10¹⁷/cm³以上1×10¹⁹/cm³以下。但是，在本实施方式中，只要至少栅极相对区域18g的载流子浓度被设定为上述范围即可，偏移区域18os、18od的载流子浓度可以大于1×10¹⁹/cm³。即，偏移区域18os、18od的载流子浓度只要为1×10¹⁷/cm³以上即可。

通过这样将氧化物半导体层18的载流子浓度设定在适当的范围，能够在确保充分的导通电流的同时抑制截止泄漏电流。由此，能够得到良好的导通/截止比(on/off比)。

另外，TFT53也典型地为耗尽型的TFT，当栅极-源极间电压Vgs为0V时，漏极电流Id具有实质的大小。在TFT53中也可以控制成使得在TFT截止期间施加到栅极电极12的截止电极Vgl成为负电压。

以下，参照图9(a)～(d)和(b’)、(d’)对本实施方式的TFT基板300的制造方法的一个例子进行说明。此外，图9(b’)和(d’)与图9(b)和(d)的平面图对应。

首先，如图9(a)所示，在玻璃基板或塑料基板等透明绝缘性基板10上形成氧化物半导体膜，通过光刻法对其进行图案化，由此形成典型地为岛状的氧化物半导体层18。此外，为了防止杂质从绝缘性基板10扩散到氧化物半导体膜，也可以在绝缘性基板10上形成由SiN_x等构成的底涂层(未图示)后形成氧化物半导体膜。

进一步，进行用于控制所形成的氧化物半导体层18的载流子浓度的等离子体处理。等离子体处理例如能够在等离子体CVD装置内通过使用氢气等还原性气体或氩气等的等离子体照射来实现。由此，氧化物半导体层18的整体的载流子浓度被控制为1×10¹⁷/cm³～1×10¹⁹/cm³的范围。另外，该氧化物半导体层形成处理和载流子浓度控制处理也可以与使用图3(c)说明的实施方式1的TFT基板100的制造工序相同。

另外，上述中对在形成岛状的氧化物半导体层18之后进行等离子体处理的方式进行了说明，但是并不限定于此，也可以在形成氧化物半导体膜之后进行图案化之前通过等离子体处理来控制载流子浓度之后，形成氧化物半导体层18。

接着，如图9(b)和(b’)所示，以覆盖氧化物半导体层18上的方式形成栅极绝缘层20，进一步，在栅极绝缘层20上形成栅极用金属膜，通过公知的光刻法对其进行图案化，由此形成包含栅极电极12的栅极配线层。形成栅极绝缘层20的工序和形成栅极配线层的工序，也可以与使用图3(a)说明的实施方式1的TFT基板100的制造工序相同。

此时，栅极电极12以仅与氧化物半导体层18的一部分重叠的方式进行图案化。栅极电极12典型地以横穿氧化物半导体层18的中央部的方式形成，在栅极电极12的两侧形成氧化物半导体层18的不被栅极电极12覆盖的区域。

接着，如图9(c)所示，以覆盖包含栅极电极12的栅极配线层的方式设置层间绝缘层22’。层间绝缘层22’例如通过使用等离子体CVD装置在300℃～400℃的温度以200nm～500nm的厚度形成硅氧化膜SiO₂或硅氮化膜SiN_x而得到。层间绝缘层22’也可以具有SiO₂膜与SiN_x膜的层叠结构。

接着，如图9(d)所示，夹着栅极电极12在两侧形成贯通层间绝缘层22’和栅极绝缘层20到达氧化物半导体层18的源极侧接触孔CH1和漏极侧接触孔CH2。这些接触孔CH1、CH2能够通过光刻法形成。在该工序中，接触孔CH1和CH2在与栅极电极12离开规定的间隔的位置以与氧化物半导体层18的一部分重叠的方式形成。

然后，例如使用溅射装置形成用于形成源极-漏极层的金属膜，通过光刻法对其进行图案化，由此形成包含源极电极14和漏极电极16的源极-漏极层。该工序也可以与使用图3(b)说明的实施方式1的TFT基板100的制造工序相同。

在此，源极电极14和漏极电极16分别通过源极侧接触孔CH1和漏极侧接触孔CH2与氧化物半导体层18连接。由此，顶栅型的氧化物半导体TFT53完成。

然后，虽然图中没有表示，但是以覆盖氧化物半导体TFT53的方式设置作为保护层的钝化层。该工序也可以与使用图3(d)说明的实施方式1的TFT基板100的制造工序相同。

然后，为了使氧化物半导体TFT53的特性(阈值电压Vth等)稳定化，可以在干燥空气或大气中例如在200℃～400℃的温度进行1～2小时的热处理工序。

接着，参照图10对使用实施方式3的其他方式的TFT基板310构成的液晶显示装置的一个例子进行说明。此外，图10表示液晶显示装置中使用的TFT基板310的与大致1个像素对应的区域。

液晶显示装置与实施方式1同样，包括配置成具有行方向和列方向的矩阵状的多个像素，TFT基板310具有与显示装置的多个像素对应的多个像素区域。另外，在TFT基板310上设置有与列方向大致平行地延伸设置的多个源极总线4和与行方向大致平行地延伸设置的多个栅极总线2。

如图10所示，在TFT基板310的各个像素区域设置有与栅极总线2和源极总线4连接的TFT53和像素电极(未图示)。像素电极在形成在覆盖TFT53的绝缘层(例如上述的钝化层和有机层间绝缘层)中的像素接触孔CH内与TFT53的漏极电极16电连接。

如图10所示，栅极电极也可以为栅极总线2的一部分。在该结构中，栅极总线2中的与TFT53的氧化物半导体层18重叠的部分，作为栅极电极起作用。另外，如图10所示，源极电极14也可以为源极总线4的一部分。在该结构中，源极总线4中的通过源极侧接触孔与氧化物半导体层18接触的部分，作为源极电极14起作用。在该情况下，只要以源极总线4覆盖到达氧化物半导体层18的源极侧接触孔的方式配置即可。另外，漏极电极16以通过漏极侧接触孔与氧化物半导体层18接触的方式设置。

在该结构中，能够将TFT53的沟道区域与接触区域分离配置，因此，能够使TFT53的寄生电容减小。另外，氧化物半导体层18典型地是透明的，因此，能够将偏移区域18os、18od用于显示。因此，在形成有TFT53的区域中能够使遮光区域比较小，因此，能够进一步提高开口率。

以上对本发明的实施方式3的TFT基板300、310进行了说明，但是因为是栅极电极12与源极电极和漏极电极14、16夹着充分地低电阻化的氧化物半导体层18的偏移区域18os、18od分离的结构，所以能够提高导通/截止比(on/off比)并且减少寄生电容。另外，在用于液晶显示装置时，能够提高开口率，能够抑制由馈通电压导致的像素电压的下降。

另外，在本实施方式中，栅极相对区域18g由栅极电极12覆盖，在层间绝缘层22’的形成处理等中，栅极相对区域18g的载流子浓度难以变化。因此，能够得到容易适当地控制栅极相对区域18g的载流子浓度的优点。

以上对实施方式1～3的TFT基板进行了说明，能够使用这些TFT基板利用公知的结构和方法制作液晶显示装置。液晶显示装置包括：实施方式1～3中说明的TFT基板；对置基板(例如玻璃基板)；和被保持在TFT基板与对置基板之间的液晶层。

在VA模式和TN模式的液晶显示装置的情况下，在对置基板的液晶层侧形成有对置电极，对在TFT基板的像素电极与对置电极之间存在的液晶层施加电压。在像素电极和对置电极各自的液晶层侧可以根据需要形成有取向膜(例如垂直取向膜)。

液晶显示装置并不限于上述那样的垂直取向模式(VA模式)的液晶显示装置，也可以为例如在TFT基板上具有像素电极和对置电极的、例如IPS模式、FFS模式那样的横向电场模式的液晶显示装置。IPS模式、FFS模式的液晶显示装置的TFT的结构已众所周知，因此省略说明。

上述中以液晶显示装置为例进行了说明，但是，作为实施方式1～3说明的TFT基板，也能够用于有机电致发光(EL)显示装置、无机电致发光显示装置、MEMS显示装置等其他的显示装置。

产业上的可利用性

本发明的实施方式的半导体装置能够广泛应用于有源矩阵基板等电路基板、液晶显示装置、有机电致发光(EL)显示装置和无机电致发光显示装置等显示装置、图像传感器等摄像装置、图像输入装置、指纹读取装置等电子装置等包括薄膜晶体管的装置。

符号说明

2 栅极总线

4 源极总线

5 TFT

10 绝缘性基板

12 栅极电极

14 源极电极

16 漏极电极

18 氧化物半导体层

18g 栅极相对区域

18os 源极侧偏移区域

18od 漏极侧偏移区域

18s 源极连接区域

18d 漏极连接区域

19 像素电极

20 栅极绝缘层

22 钝化层

22’ 层间绝缘层

24 蚀刻阻挡层。