半导体器件的制作方法

本实施方案涉及半导体器件。

背景技术：

具有宽能带隙的氮化镓(GaN)材料具有诸如优异的正向特性、高击穿电压和低本征载流子密度的特性，该特性适用于诸如功率开关的功率半导体器件。

作为功率半导体器件，存在肖特基势垒二极管、金属半导体场效应晶体管或高电子迁移率晶体管(HEMT)等。

在这样的半导体器件的情况下，由于漏电流的变化宽度不均匀，所以击穿电压低，并且器件的特性无法预测，使得器件的可靠性低。

技术实现要素：

技术问题

本公开实施方案提供了具有优异的击穿电压特性的半导体器件。

技术方案

根据一个实施方案的半导体器件可以包括：衬底；在衬底上的外延层；以及设置在外延层上的簇电极，其包括多个颗粒并且接触外延层，所述颗粒设置成彼此间隔开。

多个颗粒可以包括球形、半球形或多面体中的至少一种的形状。

半导体器件还可以包括以楔形设置在多个颗粒与外延层之间的第一氧化层。可替选地，半导体器件还可以包括设置在多个颗粒与外延层之间并且接触外延层或颗粒中的至少之一的第一氧化层。

多个第一氧化层之间的间隔距离可以与多个颗粒中的每一个的平均直径相同。可替选地，多个第一氧化层之间的间隔距离可以大于零并且小于数百微米。

半导体器件还可以包括设置在颗粒之间和外延层上的第二氧化层。第二氧化层可以设置成与多个颗粒间隔开或接触多个颗粒。

第二氧化层可以具有板状横截面形状。

半导体器件还可以包括设置在多个颗粒与外延层之间的第一氧化层、以及设置在外延层上、多个第一氧化层之间的第二氧化层。

第一氧化层和第二氧化层可以一体形成。可替选地，第一氧化层和第二氧化层可以设置成彼此间隔开。

半导体器件还可以包括设置在衬底的底表面上的下电极。

半导体器件还可以包括分别连接到多个颗粒的多个配线。

多个颗粒可以彼此以相等的间隔或不同的间隔设置。

多个颗粒可以具有以矩阵形式、蜂窝形式或无规形式布置的平面形状。

颗粒中的每一个可以包括Ag、Al、Au、Cr、Cu、Ni、Ti或W中的至少一种。

外延层或衬底中的至少之一可以包括IV族半导体、III-V族化合物半导体或II-VI族化合物半导体中的至少一种。

多个颗粒中的每一个的体积可以是数个立方微米至数百立方微米。

外延层可以包括发光结构，其中，发光结构可以包括设置在衬底上的第一导电半导体层、有源层和第二导电半导体层。

外延层可以包括：在衬底上的沟道层；以及电子供给层，其被设置在沟道层上并且与沟道层形成异质结界面，其中，簇电极可以设置在电子供给层上。

第一氧化层在尺寸方面可以小于颗粒，第二氧化层在尺寸方面可以小于颗粒。

有益效果

根据本公开实施方案的半导体器件具有优异的击穿电压特性和改善的耐压特性，这是因为电极是多个颗粒的形式，使得电场不集中而是分散的，并且使得用于形成电极的掩蔽和蚀刻工艺不必要，从而降低了工艺成本并缩短了工艺时间。

附图说明

图1示出了根据一个实施方案的半导体器件的截面图。

图2示出了根据另一实施方案的半导体器件的截面图。

图3示出了根据又一实施方案的半导体器件的截面图。

图4示出了根据又一实施方案的半导体器件的截面图。

图5示出了根据又一实施方案的半导体器件的截面图。

图6a至6c示出了根据本公开实施方案的各种半导体器件的平面图。

图7a示出了根据比较例的半导体器件的截面图以及与其电场有关的图，图7b示出了图2所示的半导体器件的截面图以及与其电场有关的图。

图8a至8d示出了制造图2所示的半导体器件的方法的工艺截面图。

图9示出了图2所示的半导体器件的一个应用的截面图。

图10示出了图2所示的半导体器件的另一应用的截面图。

图11示出了根据本公开实施方案的发光器件封装件的截面图。

具体实施方式

在下文中，将描述示例性实施方案以具体地描述本发明并且详细地参考附图以帮助理解本发明。然而，根据本发明的实施方案可以以各种方式改变，并且本发明的范围不应被解释为限于以下描述的实施方案。根据本发明的实施方案旨在向本领域技术人员提供更完整的解释。

在根据本发明的实施方案的以下描述中，将理解的是，当各个元件被称为形成在另一元件“上”或“下”时，其可以直接在另一元件“上”或“下”，或者可以间接地形成为在其间具有一个或多个中间元件。此外，还将理解，在元件“上”或“下”可以表示基于该元件的向上方向和向下方向。

此外，说明书和权利要求书中的相对术语“第一”、“第二”、“顶部/上部/上方”、“底部/下部/下方”等可以用于区分任何一种物质或元件与其他物质或元件，并且不一定用于描述物质或元件之间的任何物理或逻辑关系、或特定顺序。

在附图中，为了描述的清楚和方便，可以放大、省略或示意性地示出诸如层的厚度和大小的尺寸。此外，构成元件的尺寸并不精确地反映实际尺寸。

图1示出根据实施方案的半导体器件100A的截面图。

图1所示的半导体器件100A可以包括衬底110、外延层120以及簇电极130。

外延层120可以设置在衬底110上。这里，衬底110或外延层120中的至少之一可以包括IV族半导体、III-V族化合物半导体或II-VI族化合物半导体中的至少一种。衬底110和外延层120中的每一个可以例如以IV族半导体(如碳(C)、硅(Si)、锗(Ge)、碳化硅(SiC))、III-V族化合物半导体(例如砷化镓(GaAs)、氮化镓(GaN))以及II-VI族化合物半导体(例如氧化锌(ZnO)、硒化锌(ZnSe)、碲化镉(CdTe))实现。

此外，衬底110可以包括导电材料或非导电材料。例如，衬底110可以包括蓝宝石(Al₂O₃)、GaP、InP或Ga₂O₃中的至少一种。

此外，衬底110和外延层120可以包括相同类型或不同类型的材料。

簇电极130可以包括设置成彼此间隔开的、设置在外延层120上的并且电接触外延层120的多个颗粒。尽管簇电极130可以包括如图1所示的四个颗粒130-1、130-2、130-3和130-4，但实施方案不限于此。在另一实施方案中，包括在簇电极130中的颗粒的数目可以大于4或小于4。

簇电极130的颗粒中的每一个可以包含银(Ag)、铝(Al)、金(Au)、铬(Cr)、铜(Cu)、镍(Ni)、钛(Ti)或钨(W)中的至少一种。然而，实施方案不限于颗粒130-1至130-4中的每一个的特定结构材料。

多个颗粒130-1至130-4可以以彼此相等或不同的间隔设置。参照图1，彼此相邻的颗粒130-1与130-2之间的间隔距离L1、彼此相邻的其他颗粒130-2与130-3之间的间隔距离L2、以及彼此相邻的其它颗粒130-3与130-4之间的间隔距离L3可以相同或不同。

此外，多个颗粒130-1至130-4中的每一个的体积可以是数个立方微米至数百立方微米。然而，实施方案不限于多个颗粒130-1、130-2、130-3以及130-4的尺寸。

多个颗粒130-1至130-4的体积可以彼此相等或不同。

另外，多个颗粒130-1至130-4可以具有如图1所示的球形。但是实施方案不限于此。即，多个颗粒130-1、130-2、130-3和130-4可以具有球形、半球形或多面体中的至少一种的形状。

另外，多个颗粒130-1至130-4可以具有相同或不同的形状。

另外，图1所示的半导体器件100A还可以包括下电极140。下电极140可以设置在衬底110的底表面110A上。下电极140可以包含金属材料。例如，下电极140可以由难熔金属或这些难熔金属的混合物形成。可替选地，下电极140可以包含铂(Pt)、锗(Ge)、铜(Cu)、铬(Cr)、镍(Ni)、金(Au)、钛(Ti)、铝(Al)、钽(Ta)、氮化钽(TaN)、氮化钛(TiN)、钯(Pd)、钨(W)或钨硅化物(WSi₂)中的至少一种。然而，实施方案不限于此。

图2示出了根据另一实施方案的半导体器件100B的截面图。

与图1所示的半导体器件100A不同，图2所示的半导体层100B还可以包括第一氧化层150。除此之外，图2所示的半导体器件100B与图1所示的半导体器件100A相同，因此用相同的附图标记表示并且省略其重复描述，或者用图1的描述替代图2的描述。

如图2所示，第一氧化层150可以设置在多个颗粒130-1至130-4与外延层120之间的空间中。这里，第一氧化层150可以电接触外延层120或多个颗粒130-1至130-4中的至少之一。

另外，第一氧化层150可以小于颗粒130-1至130-4。

另外，第一氧化层150可以以楔形设置成粘附在多个颗粒130-1至130-4与外延层120之间的空的空间中。

此外，多个第一氧化层150之间的间隔距离“d”可以与多个颗粒的平均直径(D)相同，但是实施方案不限于此。这里，平均直径(D)是指多个颗粒130-1至130-4的直径的平均值，并且例如可以是数十微米至数百微米。

当多个第一氧化层150之间的间隔距离d为0或更小时，第一氧化层150的俘获电荷增加，从而能够降低电流效率和C-V特性。此外，当间隔距离d大于数百微米时，在给定面积中多个颗粒130-1至130-4的密度减小，从而能够降低电流效率特性。在这样的情况下，电流密度可以小于200A/cm²。因此，间隔距离d可以大于0并且小于数百微米。

图3示出了根据又一实施方案的半导体器件100C的截面图。

与图1所示的半导体器件100A不同，图3所示的半导体装置100C还可以包括第二氧化层160A和160B。除此之外，图3所示的半导体器件100C与图1所示的半导体器件100A相同，因此用相同的附图标记表示并且省略其重复描述，或者用图1的描述替代图3的描述。

第二氧化层160A和160B可以设置在外延层120上方的多个颗粒130-1至130-4之间。此时，如图3所示，第2-1氧化层160A可以设置成与多个颗粒130间隔开，并且第2-2氧化层160B可以设置成与颗粒130接触。即，第2-2氧化层160B具有与第一氧化层150相同的形状。

此外，第二氧化层160和160B的尺寸可以小于颗粒130-1至130-4。

可替选地，半导体器件100C可以仅包括设置成与多个颗粒130-1至130-4间隔开设置的第2-1氧化层160A，或者仅包括布置成与多个颗粒130-1至130-4接触的第2-2氧化层160B。

图4示出了根据又一实施方案的半导体器件100D的截面图。

与图3所示的第二氧化层160A和160B相同，图4所示的第二氧化层170设置在外延层120上多个颗粒130-1至130-4之间。然而，与图3所示的第二氧化层160A和160B不同，图4所示的第二氧化层170可以具有板状横截面形状。除此之外，图4所示的半导体器件100D与图1所示的半导体器件100A相同，因此用相同的附图标记表示并且省略其重复描述。

另外，第二氧化层170的厚度t可以是2μm，并且可以是自然氧化膜。

图5示出了根据又一实施方案的半导体器件100E的截面图。

与图2所示的仅包括第一氧化层150的半导体器件100B不同，图5所示的半导体器件100E可以包括第2-1氧化层160A以及第一氧化层150。

即，与图2所示的第一氧化层150相同，图5所示的第一氧化层150可以设置在多个颗粒130-1至130-4与外延层120之间。另外，与图3所示的第2-1氧化层160A相同，第二氧化层160A可以设置在外延层120之上、第一氧化层150之间。此时，代替第二氧化层160A，如图3所示电接触颗粒130-1的第2-2氧化层160B可以与第一氧化层150一起设置在外延层120上。

如图5所示，第一氧化层150和第二氧化层160A可以设置成彼此间隔开。可替选地，与图5所示不同，第一氧化层150和第二氧化层160A可以一体地形成。

此外，上述第一氧化层或第二氧化层150、160A或160B的宽度可以是纳米级(nm)尺寸。

当如图1至图5所示的半导体器件100A至100E中的图4所示实现时，半导体器件可以具有优异的击穿电压特性。当如图2所示实现时，半导体器件可以具有优异的电流效率。

图6a至6c示出了根据实施方案的各种半导体器件100F、100G和100H的平面图。

图6a至6c所示的半导体装置100F、100G和100H中的每一个可以具有与图1至5所示的半导体器件100A、100B、100C、100D和100E类似的截面形状。

首先，如图6a所示，在半导体器件100F中，多个颗粒130可以具有以矩阵形式布置的平面形状。可替选地，如图6b所示，在半导体器件100G中，多个颗粒130可以具有以随机形式布置的平面形状。可替选地，如图6c所示，在半导体器件100H中，多个颗粒130可以具有以蜂窝形式布置的平面形状。此外，尽管未示出，但是多个颗粒130可以具有各种平面形状。即，根据又一实施方案，半导体器件可以包括具有与图6a至6c中所示的平面形状混合的平面形状的多个颗粒130。

此外，当多个颗粒130之间的间隔小时(即，当多个颗粒的密度高时)，导通电阻r_ON可以减小，并且阈值电压Vth可以降低。

图7a示出了根据比较例的半导体器件的截面图以及与其电场(E：电场)相关的图，图7b示出了图2所示的半导体器件100B的截面图以及与其电场相关的图。在图7A和7B所示的电场图中，横坐标轴表示距离(x)，纵坐标轴表示电场(E)。

图7a所示的根据比较例的半导体器件可以由衬底110、外延层120和板状电极30构成。当电极30具有该形状时，电场集中在电极30的界面的边沿(x＝x1，x＝x2)处。因此，可以看出，在各个边沿(x＝x1，x＝x2)处的第一电场(E＝E1)非常高。结果，当发生击穿时，图7a所示的半导体器件可以处于非操作状态。

另一方面，在根据图7b所示的实施方案的半导体器件100B中，由于簇电极130由多个颗粒130-1至130-4组成，可以看出，与图7a所示的比较例相比，颗粒130-1至130-4的位置(x3，x4，x5，x6)中的每一个处的第二电场E2可以比第一电场E1低得多。即，由于电场分散在多个颗粒130-1至130-4中的每一个中，所以第二电场E2可以比第一电场E1低得多。因此，在根据实施方案的半导体器件的情况下，由于防止了电场集中的现象，所以半导体器件100B可以具有改善的耐压特性。

到目前为止，仅讨论了图2所示的半导体器件100B的击穿电压特性。然而，在图1和图3至图5所示的半导体器件100A和100C至100E的情况下，由于电极130是如图2所示的半导体器件100B的情况的多个颗粒130-1至130-4的形式，所以击穿电压特性也可得以提高，并且可以获得优异的耐压特性。

在下文中，将参考附图8a至8d来描述制造图2所示的半导体器件100B的方法。尽管省略了图1和图3至图5所示的半导体器件100A、100C、100D和100E的制造方法，但是半导体器件100A、100C、100D和100E可以通过应用图8a至8d在本领域技术人员的水平下制造。

图8a至图8d示出了制造图2所示的半导体器件100B的方法的工艺截面图。

首先，参照图8a，分别在衬底110的后表面110A和前表面110B处形成下电极140和外延层120。这里，下电极140可以由金属材料(例如，难熔金属或这样的难熔金属的混合物)形成。可替选地，下电极140可以由铂(Pt)、锗(Ge)、铜(Cu)、铬(Cr)、镍(Ni)、金(Au)、钛(Ti)、铝(Al)、钽(Ta)、氮化钽(TaN)、氮化钛(TiN)、钯(Pd)、钨(W)或钨硅化物(WSi₂)中的至少一种形成。

衬底110和外延层120中的每一个可以由IV族半导体、III-V族化合物半导体或II-VI族化合物半导体中的至少一种形成。

接下来，参照图8b，在外延层120上形成金属薄膜层130A。金属薄膜层130A可以由银(Ag)、铝(Al)、金(Au)、铬(Cr)、铜(Cu)、镍(Ni)、钛(Ti)或钨(W)中的至少一种形成。

接下来，参照图8c，对金属薄膜层130A进行热处理以形成由多个颗粒130构成的簇电极130。例如，金属薄膜层130A可以在100℃至1500℃的温度范围内经受快速热处理(RTP)、快速热退火(RTA)或炉热处理等，从而由金属薄膜层130A形成多个颗粒130。

接下来，参照图8d，对图8c所述的所得物进行氧化以形成第一氧化层150。例如，当使用热湿氧化炉在500℃至1400℃的温度范围内对图8c所示的所得物进行氧化时，第一氧化层150可以以楔形形成在多个颗粒130与外延层120之间。

当如图7a所示的比较例中那样形成电极30时，形成电极30需要掩模工艺和蚀刻工艺。但是，当如图7b或图8c所示形成电极130时，掩模和蚀刻工艺是不必要的。因此，可以降低处理成本并且缩短处理时间。

同时，根据上述实施方案的半导体器件100A至100E可以应用于各种领域。例如，半导体器件100A至100E可以应用于发光二极管，或者可以应用于诸如肖特基势垒二极管、金属半导体场效应晶体管以及高电子迁移率晶体管(HEMT)的功率器件。

根据一个应用，图1至图5所示的半导体器件100A至100D可以是垂直型肖特基二极管。在这样的情况下，下电极140可以对应于肖特基二极管的阳极，簇电极130可以对应于肖特基二极管的阴极。可替选地，相反地，下电极140和簇电极130可分别对应于肖特基二极管的阴极和阳极。

根据另一应用，图1至图5所示的半导体器件100A至100E可以应用于发光二极管。其将如下参考附图9进行描述。

图9示出了图2所示的半导体器件100B的一个应用100B-1的截面图。

图9所示的半导体器件100B-1的衬底110、外延层120A、多个颗粒130、下电极140和第一氧化层150分别对应于图2所示的衬底110、外延层120、多个颗粒130、下电极140和第一氧化层150。

特别地，外延层120A可以包括发光结构。发光结构包括设置在衬底110上的第一导电半导体层122、有源层124和第二导电半导体层126。

第一导电半导体层122可以设置在衬底110与有源层124之间，并且可以实现为化合物半导体。第一导电半导体层122可以实现为III-V族或II-VI族化合物半导体。例如，第一导电半导体层122可以包括具有In_xAl_yGa_1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成的半导体材料。第一导电半导体层122可以掺杂有第一导电掺杂剂。当第一导电半导体层122是p型半导体层时，第二导电掺杂剂可以包含例如作为p型掺杂剂的Mg、Zn、Ca、Sr、Ba等。

有源层124可以设置在第一导电半导体层122与第二导电半导体层126之间，并且是如下所述的层：在所述层中通过第一导电半导体层122注入的空穴(或电子)和通过第二导电半导体层126注入的电子(或空穴)彼此相遇以发射具有由有源层124的构成材料的固有能带确定的能量的光。

有源层124可以形成为单阱结构、多阱结构、单量子阱结构、多量子阱MQW结构、量子线结构或量子点结构中的至少一种结构。

在有源层124中，阱层和势垒层可以形成为InGaN/GaN、InGaN/InGaN、GaN/AlGaN、InAlGaN/GaN、GaAs(InGaAs)/AlGaAs、以及GaP(InGaP)/AlGaP中的任何一种或更多种的对结构，但不限于此。阱层可以由具有比势垒层的带隙能量低的带隙能量的材料形成。

可以在有源层124上方和/或下方形成导电覆层(未示出)。导电覆层可以由具有比有源层124的势垒层的带隙能量高的带隙能量的半导体形成。例如，导电覆层可以包括GaN、AlGaN、InAlGaN或超晶格结构等。另外，导电覆层可以掺杂有n型或p型掺杂剂。

第二导电半导体层126可以设置在有源层124上方，并且可以由掺杂有第二导电掺杂剂的III-V族或II-VI族化合物半导体形成。当第二导电半导体层126是n型半导体层时，第二导电掺杂剂可以包含作为n型掺杂剂的Si、Ge、Sn、Se、Te，但不限于此。

例如，第二导电半导体层126可以包括具有Al_xIn_yGa_(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成的半导体材料。第二导电半导体层126可以包括选自GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInN、AlGaAs、InGaAs、AlInGaAs、GaP、AlGaP、InGaP、AlInGaP和InP中的任何一种或更多种材料。

此时，下电极140用于向第一导电半导体层122提供作为第一导电型载流子的空穴(或电子)，并且簇电极130用于向第二导电半导体层126提供作为第二导电型载流子的电子(或空穴)。下电极140可以由具有优良导电性的金属和具有高导热性的金属形成，这是因为在半导体器件100B-1的操作期间产生的热必须充分耗散。

例如，下电极140可以由选自钼(Mo)、硅(Si)、钨(W)、铜(Cu)和铝(Al)或其合金的材料制成，或者可以选择性地包括金(Au)、铜合金(Cu合金)、镍(Ni)、铜-钨(Cu-W)、载体晶片(例如GaN、Si、Ge、GaAs、ZnO、SiGe、SiC、SiGe、Ga₂O₃等)等。

图9所示的半导体器件100B-1具有垂直接合结构，但实施方案不限于此。即，图1至图5所示的半导体器件100A至100E可以应用于具有水平接合型或倒装芯片接合型结构的发光器件(未示出)。

根据又一应用，图1至图5所示的半导体器件100A至100E可以应用于功率器件。这将如下参照附图10进行描述。

图10示出了图2所示的半导体器件100B的另一应用100B-2的截面图。

图10所示的半导体器件100B-2的衬底110、外延层120B、多个颗粒130以及第一氧化层150分别对应于图2所示的衬底110、外延层120、多个颗粒130以及第一氧化层150。与图2所示的半导体器件100B不同，图10所示的半导体器件100B-2不包括下电极140。除此之外，图10所示的半导体器件100B-2和图2所示的半导体器件100B具有相同的部件。

特别地，外延层120B可以包括中间层122、沟道层124和电子供给层126。

中间层122可以设置在衬底110上，并且可以向外延层120B施加压应力。当通过中间层122施加到外延层120B的压应力增加时，可以形成具有相对大的厚度的外延层120B。即，由于图10所示的半导体器件100B-2是功率半导体器件，在中间层122的厚度增加的情况下，器件的特性可以得到改善，例如，功率器件的击穿电压(BV)增加。

根据实施方案，中间层122可以是超晶格(SL)层。这里，超晶格层可以是其中波函数与与其相邻的其他超晶格层交叠并且距相邻超晶格层的间隔为3nm至4nm的层，但是实施方案不限于此。

在一些情况下，可以省略中间层122。

沟道层124可以设置在中间层122上方，以及在中间层122与电子供给层126之间。沟道层124可以实现为未掺杂层，以增强电子的迁移率，并且可以包括至少一个GaN层。

电子供给层126设置在沟道层124上方，有助于形成沟道123A，并且用于使带隙能量变形。作为带宽大于沟道123A的带宽的层，电子供给层126可以在整个层中具有均匀的极化密度。电子供给层126具有比沟道层124小的晶格数。因此，电子供给层126和沟道层124可以形成异质结界面125A。以这样的方式，当电子供给层126和沟道层124(电子供给层126和沟道层124的晶格数彼此不同)形成异质结界面125A时，由于晶格数差引起自发极化和压电极化，使得可以产生作为在沟道层124侧中的异质结125A处的沟道的二维电子气(2-DEG：2维电子气)。即，当栅极偏压施加到栅电极G时，在异质结界面125A处的沟道层124侧上形成沟道123A。因此，由于电子供给层126起到对电子的阻挡的作用，所以可以在异质结界面125A处的沟道层124中形成2-DEG层123A。

电子供给层126可以实现为III-V族或II-VI族化合物半导体。例如，电子供给层126可以包括具有Al_aIn_bGa_(1-a-b)N(0≤a≤1，0≤b≤1，0≤a+b≤1)的组成的半导体材料。电子供给层126可以包括诸如GaN、InN、AlN、InGaN、AlGaN、InAlGaN和AlInN或AlGaAs、InGaAs、AlInGaAs、GaP、AlGaP、InGaP、AlInGaP或InP中的至少一种的氮化物半导体层。例如，电子供给层126可以包括Al_xGaN或Al_xInGaN。此外，电子供给层126可以是未掺杂层，以提高电子的迁移率。

可以在电子供给层126上设置栅电极G、源极接触部S和漏极接触部D。栅电极G、源极接触部S和漏极接触部D中的每一个可以是具有如所示的多个颗粒的簇电极130。源极接触部S设置在电子供给层126上以与栅电极G的一侧间隔开。漏极接触部D设置在电子供给层126上以与栅电极G的另一侧间隔开。

源极接触部S和漏极接触部D中的每一个中的多个颗粒中的每一个可以由金属形成。此外，源极接触部S和漏极接触部D中的每一个可以包括与栅电极G的材料相同的材料。此外，源极接触部S和漏极接触部D中的每一个可以由具有欧姆特性的反射电极材料形成。

实施方案不限于如图10中的示例示出的栅电极G、源极接触部S和漏极接触部D的形状和结构。即，根据另一实施方案，还可以在栅电极G与电子供给层126之间设置栅极绝缘层(未示出)。

在下文中，将如下参照图11描述包括图9所示的半导体器件100B-1的发光器件封装件200。

图11示出了根据实施方案的发光器件封装件200的截面图。

图11所示的发光器件封装件200可以包括半导体器件100B-1、本体210、第一引线框212和第二引线框214、模制构件220、以及配线216-1、216-2、216-3和216-4。半导体器件100B可以对应于图9所示的半导体器件100B-1。

第一引线框212和第二引线框214彼此电分离。模制构件220可以填充在由本体210形成的腔中以包围和保护半导体器件100B-1。此外，模制构件220可以包括磷光体，以转换从半导体器件100B-1发射的光的波长。

半导体器件100B-1的下电极140可以对应于发光器件的阳极，并且可以直接电连接到第一引线框212。此时，形成半导体器件100B-1中的簇电极130的多个颗粒130-1、130-2、130-3和130-4可以对应于发光器件的阴极。可替选地，下电极140可以对应于发光器件的阴极，簇电极130可以对应于发光器件的阳极。

此时，簇电极130的多个颗粒130-1、130-2、130-3和130-4分别电连接到多个配线216-1、216-2、216-3和216-4，并且可以通过配线216-1、216-2、216-3和216-4连接到第二引线框214。

可替选地，与图11不同，下电极140与第二引线框214而不是第一引线框212直接电接触，并且多个颗粒130-1至130-4可以分别通过配线216-1至216-4中的每一个电连接到第一引线框212而不是第二引线框214。

参照图11，可以知道配线216-1、216-2、216-3和216-4分别连接到图1至图5所示的颗粒130-1、130-2、130-3和130-4中的每一个。

尽管已经参照其示例性实施方案描述了本发明，但是本发明不限于这些实施方案，并且应当理解，本领域技术人员可以设计出落入本公开的原理的精神和范围内的许多未提及的其它修改和应用。例如，可以修改和实现在实施方案中具体示出的每个部件。并且，应当理解，与这样的变化和应用有关的差异包括在所附权利要求中阐述的本发明的范围内。

发明模式

在上述“具体实施方式”中充分描述了用于实现本公开的实施方案。

工业适用性

根据实施方案的半导体器件可以用作诸如肖特基势垒二极管、金属半导体场效应晶体管或高电子迁移率晶体管HEMT的功率半导体器件。