包括嵌入式电容器的封装基板的制作方法

本申请要求于2014年8月25日向美国专利商标局提交的美国非临时申请No.14/468,212的优先权和权益，其全部内容通过援引纳入于此。

技术领域

以下讨论的技术一般涉及包括嵌入式电容器的封装基板。

背景

嵌入式电容器可被集成到封装基板中以用于各种目的。例如，嵌入式电容器可用作为例如电源线中的解耦电容器。通常，如果电源线中的电压由于该电源线与接地之间的阻抗而显著变化，则电压变化可导致驱动电路的操作不稳定，导致经由电源电路的电路间干扰，并生成振荡。为了避免这些问题，通常在电源线与接地之间连接解耦电容器。解耦电容器减小电源线与接地之间的阻抗，并抑制电源电压的变化和电路间干扰。

最近，在通信装备(诸如例如蜂窝电话)以及信息处理装备(诸如例如个人计算机)中，存在趋向其中所使用的IC的更高信号速率和更高时钟频率以处理更大量的信息的趋势。因此，更有可能出现包括更大量的较高谐波分量的噪声，并且IC电源电路需要更强的解耦。

为了增加解耦效果，可使用具有优良的阻抗-频率特性的解耦电容器。这种解耦电容器的一个示例是多层陶瓷电容器。与电解电容器相比，多层陶瓷电容器具有更小的ESL(等效串联电感)并且在更宽的频带上具有更高的噪声吸收效果。

解耦电容器的另一作用是向IC提供电荷。通常，解耦电容器布置在IC附近。当电源线中出现电压变化时，从解耦电容器迅速地向IC提供电荷，以便防止对IC的电荷供应的延迟。

在向电容器充电或者从电容器放电期间，生成由dV＝L·di/dt的公式表示的反电动势dV。如果dV具有大的值，则对IC的电荷供应延迟。随着对IC的更高时钟频率的不断增长的需求，每单位时间的电流变化di/dt趋向于增加。由此，必须减小电感L以便减小dV。因此，存在对具有进一步减小的ELS(等效串联电感)的电容器的需求。

一些示例的简要概述

以下概述本公开的一些方面以提供对所讨论的技术的基本理解。此概述不是本公开的所有构想到的特征的详尽综览，并且既非旨在标识出本公开的所有方面的关键性或决定性要素亦非试图界定本公开的任何或所有方面的范围。其唯一目的是以概述形式给出本公开的一个或多个方面的一些概念作为稍后给出的更详细描述之序言。

本文所描述的各种特征、装置和方法提供了一种包括嵌入式电容器的封装基板。根据至少一个方面，提供了基板。在一个或多个实施例中，所述基板可包括其中嵌入有电容器的电介质层。所述电容器可包括布置在第一表面上的第一电极以及布置在相对的第二表面上的第二电极。多个电容器极板可位于所述第一电极与所述第二电极之间以横向于所述第一电极和所述第二电极延伸，其中，每个电容器极板电耦合到所述第一电极或所述第二电极中的一者。多个通孔可延伸穿过所述电介质，其中至少一个通孔电耦合到所述电容器的所述第一电极，并且至少一个通孔电耦合到所述电容器的所述第二电极。

本公开的附加方面包括制造基板的方法。此类方法的一种或多种实现可包括提供第一电介质层。可在所述第一电介质层内形成空腔。可在所述第一电介质层的所述空腔内提供电容器，其中所述电容器包括布置在第一表面上的第一电极以及布置在相对的第二表面上的第二电极，以使得所述第一电极和所述第二电极位于所述空腔内以至少基本上与所述电介质层的顶表面和底表面平行。所述电容器进一步包括多个电容器极板，所述多个电容器极板位于所述第一电极与所述第二电极之间并且横向于所述第一电极和所述第二电极延伸，其中每个电容器极板电耦合到所述第一电极或所述第二电极中的一者。可提供第二电介质层以至少基本上将所述电容器包封在其中。可形成穿过所述第一电介质和所述第二电介质的多个通孔，其中至少一个通孔电耦合到所述电容器的所述第一电极，并且其中至少一个通孔电耦合到所述电容器的所述第二电极。

本公开的进一步方面包括电子设备。在一个或多个实施例中，该电子设备可包括集成器件，所述集成器件具有基板以及嵌入在所述基板内的电容器。所述电容器可包括布置在第一表面上的第一电极、以及布置在相对的第二表面上的第二电极。所述电容器进一步包括多个电容器极板，所述多个电容器极板位于所述第一电极与所述第二电极之间并且横向于所述第一电极和所述第二电极延伸，其中每个电容器极板电耦合到所述第一电极或所述第二电极中的一者。多个通孔可延伸穿过所述基板，其中至少一个通孔电耦合到所述电容器的所述第一电极，并且其中至少一个通孔电耦合到所述电容器的所述第二电极。

在结合附图研读了以下描述之后，与本公开相关联的其他方面、特征和实施例对于本领域普通技术人员而言将是明显的。

附图

图1是根据至少一个实施例的包括基板以及嵌入在基板内的电容器的封装基板的横截面侧视图。

图2是根据至少一个实施例的嵌入式电容器的等距视图。

图3是根据至少一个实施例的图2中的电容器的横截面侧视图。

图4是根据包括布置在第一和第二电极上的电阻层的实施例的图2中的电容器的横截面侧视图。

图5是示出了根据至少一个实施例的在嵌入式电容器的第一电极之上的通孔的封装基板的俯视图。

图6是解说了根据至少一个实施例的通过电容器和通孔的电流流动路径的封装基板的横截面侧视图。

图7是解说了其中可采用本公开的封装基板的功率分配网络(PDN)的一个示例的概念性电路图。

图8是解说了其中可采用本公开的封装基板的功率分配网络(PDN)的另一示例的另一概念性电路图。

图9是包括电容器的封装基板的横截面侧视图。

图10是包括电容器的另一封装基板的横截面侧视图。

图11(包括图11A-11L)包括解说了用于提供包括嵌入式电容器的封装基板的序列的横截面侧视图。

图12是解说了用于提供包括嵌入在基板内的电容器的集成器件的方法的至少一个示例的流程图。

图13解说了用于制造基板的经修改的半加成处理(mSAP)图案化工艺的流程图。

图14解说了基板的层上的mSAP图案化工艺的序列。

图15解说了用于制造基板的半加成处理(SAP)图案化工艺的流程图。

图16解说了基板的层上的SAP图案化工艺的序列。

图17解说了概念性镀敷工艺的流程图。

图18是解说了可集成有本公开的任何集成器件的各种电子设备的概念图。

详细描述

以下结合附图所阐述的描述旨在作为各种配置的描述，而无意代表可实践本文中所描述的概念和特征的仅有的配置。以下描述包括具体细节以提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。

本文给出的解说在某些实例中不是任何特定封装基板或嵌入式电容器的真实视图，而仅仅是用来描述本公开的理想化表示。另外，各幅图之间共同的要素可保留相同的数字标号。

概览

本公开的集成器件(例如，半导体器件、管芯封装)包括具有嵌入式电容器的基板。电容器包括横向地布置在顶表面和底表面之上的电极，其中纵向地放置的电容器极板在这两个电极之间延伸，并且每个电容器极板耦合到这两个电极中的一个电极。多个通孔延伸穿过基板的一部分并且电耦合到电容器的电极之一。

示例性封装基板

图1解说了包括基板102以及嵌入在基板102内的电容器104的封装基板100的横截面侧视图。多个通孔106延伸穿过基板102的一部分至电容器104，如下面更详细描述的。

取决于特定实现，基板102可以由多种适当的材料中的任何材料形成。作为示例而非限制，基板100可以由硅、玻璃、陶瓷和/或电介质材料形成。另外，基板可被配置成：接纳电耦合到该基板的一个或多个其他分立器件。

电容器104布置在基板102的一部分内。参照图2，根据至少一个实施例解说了电容器104的等距视图。电容器104一般可被配置有纵向长度‘L’、宽度‘W’、以及高度‘H’，其中长度‘L’显著大于宽度‘W’和高度‘H’。作为结果，电容器104包括第一表面(顶表面)202和第二表面(底表面)204，每个表面具有由长度‘L’和宽度‘W’限定的表面面积。作为示例而非限制，至少一个实施例可被配置有大约是宽度‘W’的大小的两倍的长度‘L’。例如，电容器104可形成有大约1毫米(1mm)的长度‘L’、大约0.5毫米(0.5mm)的宽度‘W’、以及大约0.1-0.2毫米(0.1mm–0.2mm)的高度‘H’。

转到图3，示出了如沿着图2中的虚线所示的截面A-A取得的电容器104的横截面侧视图。电容器104包括布置在第一表面202之上的第一电极302、以及位于相对的第二表面204之上的第二电极304。在至少一些实施例中，第一和第二电极302、304可以由铜形成，尽管其他实施例可采用不同的导电材料。电容器104进一步包括至少基本上纵向地放置在电容器104内的多个电容器极板306。即，电容器极板306横向于第一和第二电极302、304延伸。电容器极板306可以通过电介质材料(诸如陶瓷材料)来彼此分开。在此类示例中，电容器104可被形成为多层陶瓷电容器(MLCC)。以如图3中所示的分层方式，一些电容器极板306电耦合到第一电极302，并且其他电容器极板306电耦合到第二电极304。

在一些实施例中，可任选的电阻层可布置在第一和第二电极302、304的至少一部分之上。例如，图4示出了根据一个示例的图3的电容器的实施例，该电容器具有布置在第一和第二电极302、304上的电阻层。更具体而言，第一电阻层402布置在第一电极302的至少一部分之上，并且第二电阻层404布置在第二电极304的至少一部分之上。电阻层402、404可以是被配置成提供预定电阻的材料。在至少一个示例中，电阻层402、404可以是具有预定义电阻的导电材料层。电阻层402、404可以通过控制电极302、304与通孔(例如，图1中的通孔106)之间的连接的电阻来促成对等效串联电阻(ESR)的控制。

如上面所阐述的，第一电极302和第二电极304分别布置在第一表面202和第二表面204(这两个表面是相对大的表面)的至少基本上全部上。作为结果，第一和第二电极302、304提供相对大的表面，基板内的通孔(例如，图1中的通孔106)可电耦合到这些相对大的表面。例如，图5解说了根据至少一个示例的示出了第一电极302之上的通孔(例如，图1中的通孔106)的图1的封装基板100的俯视图。如所解说的，多个通孔502可被放置成延伸到电容器104的第一电极302。多个通孔502可在第一电极302的整个表面上布置在基板102中。在该示例中，存在与第一电极302电耦合的八个通孔502。虽然未示出，但第二电极304将具有类似的表面面积，并将促成类似数目的通孔连接。在该实施例中，多个通孔504(示出为位于电容器104周围)也可从顶表面延伸到底表面地布置在基板102内。通孔504可由导电迹线耦合到与第二电极304耦合的通孔。

在一些实现中，通孔502可被配置成提供至基板100中的电容器的用于信号(例如，功率信号、数据信号)的电路径，并且通孔504可被配置成提供来自基板100中的电容器的用于接地的电路径。在一些实现中，通孔504可被配置成提供至基板100中的电容器的用于信号(例如，功率信号、数据信号)的电路径，并且通孔502可被配置成提供来自基板100中的电容器的用于接地的电路径。

第一电极302(以及图5中未示出的第二电极304)的显著较大的表面面积促成比封装基板100内通孔的典型数目显著更大数目的通孔耦合到电容器104。通过增加耦合到每个电极的通孔的数目，本公开的封装基板100可以在耦合到通孔的电路系统内提供相对较低的等效串联电感(ESL)。例如，增加的通孔数目实现具有至电容器104的较短导电路径的连接，这可得到较低的等效串联电感(ESL)。

另外，本封装基板100中的电容器104的各实施例包括电容器104自身内较低的等效串联电感(ESL)。即，通过电容器104的AC电流路径以得到等效串联电感(ESL)的降低的方式来配置。例如，相对短的高度(图2中的高度‘H’)和相对宽的表面(图2中的表面202和204)促成电容器104中较低的等效串联电感(ESL)。如图6中所示，电流流动路径通常可沿着虚线602通过电容器104。即，电耦合到顶表面202的通孔106可以实现向下朝向电容器104的电流流动。电流继续流动通过电容器104到底表面204，并通过电耦合到底表面204的通孔106。

示例性功率分配网络

ESL的降低在各种应用中可以是有益的。例如，本文所描述的封装基板100的实施例可在功率分配网络(PDN)中找到应用。图7是解说了其中可采用本公开的封装基板100的功率分配网络(PDN)的一个示例的电路图。典型的PDN包括印刷电路板(PCB)，该PCB将功率管理电路(PMIC)702连接到封装基板(例如，封装基板100)，其中一个或多个负载704(例如，集成电路(IC)管芯)耦合到该封装基板。PCB的电容和电感分别由元件706(板电容器)和708(Lbrd)来建模。PDN进一步包括具有至少一个嵌入式解耦电容器710的封装基板。在该示例中，解说了三个嵌入式解耦电容器710，尽管在给定实施例中嵌入式解耦电容器710的实际数目可根据特定应用并根据一个或多个设计因素而变化。根据本公开的各方面，根据本文所描述的一个或多个实施例(诸如上面参照图1至6所描述的那些实施例)来配置一个或多个嵌入式解耦电容器710。

图8解说了功率分配网络(PDN)的另一电路图。具体而言，图8解说了用于集成器件的功率分配网络的电路图800，该集成器件包括印刷电路板(PCB)、封装基板、管芯、以及电容器。

如图8中所示，电路图800包括印刷电路板(PCB)电路组件802(例如，印刷电路板)、封装(例如，封装基板)电路组件804(例如，封装基板)、管芯电路组件806(例如，管芯)、PCB电容器电路组件808、以及封装电容器电路组件810(例如，嵌入式封装电容器(EPS))。PCB电路组件802包括电感(L_brd)和电阻(R_brd)。PCB电路组件802包括电感(L_brd)和电阻(R_brd)。封装电路组件804包括电感(L_pkg)和电阻(R_pkg)。管芯电路组件806包括电感(L_die)和电阻(R_die)。封装电容器电路组件810包括有效电感(L_eff)和电阻(R_eff)。封装电容器电路组件810可以是嵌入式封装电容器，诸如图3和/或4中所描述的电容器104。PCB电容器电路组件808是可嵌入在PCB中的电容器。

图8解说了(PCB)电路组件802、封装电路组件804、以及管芯电路组件806在电路图800中串联地电耦合在一起。在电路图800中，封装电容器电路组件810并联地电耦合到管芯电路组件806。

包括嵌入式电容器的示例性封装基板

图9解说了包括嵌入式电容器910的封装基板900的示例。在一些实现中，嵌入式电容器910可以是上面所描述的图3和/或4中所描述的电容器104。

图9解说了封装基板900包括核心层902、第一预浸层904、以及第二预浸层906。在一些实现中，封装基板900可以是无核的。即封装基板900可不包括核心层902。

电容器910嵌入在封装基板900中。具体而言，电容器910位于至少封装基板900的核心层902中。第一电阻层912耦合到电容器910的第一部分(例如，顶部)，并且第二电阻层914耦合到电容器910的第二部分(例如，底部)。

封装基板900包括封装基板900的第一表面(例如，顶表面)上的第一互连920(例如，焊盘)。第一预浸层904包括第一组通孔921-924。第一组通孔921-924耦合到第一互连920和第一电阻层912。在一些实现中，第一组通孔921-924可耦合到电容器910的第一部分。

封装基板900还包括封装基板900的第二表面(例如，底表面)上的第二互连930(例如，焊盘)。第二预浸层906包括第二组通孔931-934。第二组通孔931-934耦合到第二互连930和第二电阻层914。在一些实现中，第二组通孔931-934可耦合到电容器910的第二部分。

如图9中所示，封装基板900还包括第一焊盘940、第三通孔942、第二焊盘944、第四通孔950、第三焊盘960、第五通孔962、以及第四焊盘964。第一焊盘940耦合到第三通孔942。第三通孔942耦合到第二焊盘944。第二焊盘944耦合到第四通孔950。第四通孔950耦合到第四焊盘964。第四焊盘964耦合到第五通孔962。第一通孔962耦合到第三焊盘960。在一些实现中，第三焊盘960(直接或间接地)耦合到第二互连930。第三焊盘960可通过一个或多个互连(例如，迹线、焊盘、通孔)耦合到第二互连930。不同的实现可使用不同的配置通过电容器910来提供电功率信号。

图10解说了可通过电容器910提供电功率信号的路径的示例。如图10中所示，将功率信号1000通过第一互连920、第一组通孔921-924、以及第一电阻层912(其是可任选的)提供给电容器910。一旦功率信号1000被提供给电容器910，接地信号1002就通过第二电阻层914(其也是可任选的)、第二组通孔931-934、以及第二互连930从电容器910退出。

在一些实现中，一旦接地信号1002已到达第二互连930，接地信号就(直接或间接地通过一个或多个互连)穿过焊盘960、通孔962、焊盘964、通孔950、焊盘944、通孔942、以及焊盘940。应当注意，图10仅是信号在封装基板中可采取的路径的示例。在不同的实现中，信号的路径在封装基板中可以变化。

用于提供包括嵌入式电容器的封装基板的示例性序列

图11(其包括图11A-11L)解说了用于提供/生产/制造包括嵌入式电容器的封装基板的序列。应注意，为了清楚和简化目的，参照图11A-11L所描述的过程不必包括制造封装基板的所有步骤和/或阶段。此外，在一些实例中，若干步骤和/或阶段可以已被组合成单个步骤和/或阶段以便简化这些过程的描述。此外，图11A-11L中的图案、图案特征、组件、互连(例如，迹线、通孔)的形状仅仅是概念性的解说，并且不旨在一定表示这些图案、图案特征和组件的实际大小、形状和形式。在一些实现中，图11A-11L可以用于提供和/或制造图9的封装基板900。

图11A解说了包括第一电介质层1101、以及互连1102和1104的基板1100。在一些实现中，第一电介质层1101是基板1100的核心层。互连1102在第一电介质层1101的第一表面(例如，顶表面)上，并且互连1104在第一电介质层1101的第二表面(例如，底表面)上。互连1102和1104可以是迹线和/或焊盘。

图11B解说了在基板1100中形成空腔1105之后的基板1100。如图11B中所示，空腔1105完全穿过基板1100。在一些实现中，空腔1105可部分地穿过封装基板1100。即，空腔1105可部分地穿过第一电介质层1101。不同的实现可使用不同的工艺在基板1100中形成空腔1105。在一些实现中，通过使用激光来移除第一电介质层1101中的至少一些来形成空腔1105。在一些实例中，使用光蚀刻工艺来移除第一电介质层1101中的至少一些。

图11C解说了被放置在载体1106上之后的基板1100。不同的实现可使用不同的载体。载体1106可包括至少基板和/或晶片中的一者。可使用接合剂(例如，胶水)将基板1100耦合到载体1106。

图11D解说了在将电容器1108放置在空腔1105中之后的基板1100。不同的实现可使用不同的电容器，诸如上面在例如图1、2、3、4中所描述的电容器。可使用接合剂(例如，胶水)将电容器1108耦合到载体1106和/或第一电介质层1101。将电容器1108放置在空腔1105中以使得电容器1108的第一侧(例如，顶部电极侧)与基板1100的第一表面(例如，顶表面)在相同侧，并且电容器1106的第二侧(例如，底部电极侧)与基板1100的第二表面(例如，底表面)在相同侧上。应当注意，电容器1108的表面不一定需要与第一电介质层1101的表面完美地对齐。然而，在一些实现中，电容器1108的至少一个表面可与第一电介质层1101的至少一个表面和/或基板1100的至少一个表面对齐。

图11E解说了在基板1100的第一表面(例如，顶表面)上提供(例如，形成)第二电介质层1110之后的状态。如图11E中所示，第二电介质层1110覆盖互连1102和电容器1108。在一些实现中，第二电介质层1110是预浸层。

图11F解说了在第二电介质层1110中形成至少一个空腔(例如，空腔1111、空腔1113)之后的状态。一些空腔可形成在互连1102和电容器1108的诸部分之上。在一些实现中，使用激光来选择性地移除第二电介质层1110的诸部分。在一些实现中，可使用光蚀刻工艺来选择性地移除第二电介质层1110的诸部分。

图11G解说了在用导电材料来填充第二电介质层1110中的空腔以在第二电介质层1110中限定一个或多个通孔(例如，通孔1112、通孔1114)之后的状态。如图11G中所示，通孔穿过第二电介质层1110并耦合到互连1102和电容器1108。例如，通孔1112耦合到电容器1108的第一电极(例如，顶部电极)。在电容器1108还包括电阻层(例如，电阻层402)的实例中，通孔1112将耦合到电阻层。可以在将电容器1108放置在基板1100中之前在电容器1108上提供(例如，形成)电阻层，或者可以在电介质层中限定通孔之前在电容器1108上(例如，在电容器的电极上)形成电阻层。通孔1114耦合到互连1102。

图11H解说了在第二电介质层1110上形成第一互连1118和第二互连1116之后的状态。第一互连1118可以是耦合到通孔1114的焊盘，该通孔1114耦合到互连1102。第二互连1116可以是耦合到一个或多个通孔(例如，通孔1112)的迹线，这些通孔耦合到电容器1108。

图11I解说了在移除载体1106并且在基板1100的第二表面(例如，底表面)上提供(例如，形成)第三电介质层1120之后的状态。在一些实现中，可通过使用蚀刻工艺来移除载体1106。如图11I中所示，第三电介质层1120覆盖互连1104和电容器1108。在一些实现中，第三电介质层1120是预浸层。

图11J解说了在第三电介质层1120中形成至少一个空腔(例如，空腔1121)之后的状态。一些空腔可形成在互连1104和电容器1108的诸部分之上。在一些实现中，使用激光来选择性地移除第三电介质层1120的诸部分。在一些实现中，可使用光蚀刻工艺来选择性地移除第三电介质层1120的诸部分。

图11K解说了在用导电材料来填充第三电介质层1120中的空腔以在第三电介质层1120中限定一个或多个通孔(例如，通孔1122、通孔1124)之后的状态。如图11K中所示，通孔穿过第三电介质层1120并且耦合到互连1104和电容器1108。例如，通孔1122耦合到电容器1108的第二电极(例如，底部电极)。在电容器1108还包括电阻层(例如，电阻层402)的实例中，通孔1122将耦合到电阻层。可以在将电容器1108放置在基板1100中之前在电容器1108上提供(例如，形成)电阻层，或者可以在电介质层中限定通孔之前在电容器1108上(例如，在电容器的电极上)形成电阻层。通孔1124耦合到互连1104。

图11L解说了在第三电介质层1120上形成第三互连1128和第四互连1126之后的状态。第三互连1128可以是耦合到通孔1124的焊盘，该通孔1124耦合到互连1104。第四互连1126可以是耦合到一个或多个通孔(例如，通孔1122)的迹线，这些通孔耦合到电容器1108。

应当注意，可在基板的任一侧或两侧上形成附加的电介质层。例如，附加的预浸层可形成至基板。在一些实现中，图11L中所解说的基板是层叠基板。

用于提供封装基板的示例性方法

图12解说了用于提供、生产和/或制造包括嵌入在基板内的电容器的集成器件的方法的至少一个示例。应当注意，为了清楚和简化目的，图12的过程不必包括制造集成器件的所有步骤和/或阶段。此外，在一些实例中，若干步骤和/或阶段可以已被组合成单个步骤和/或阶段以便简化这些过程的描述。

如图12中所示，可在1202处提供基板。提供基板可包括制造(例如，形成)基板或从供应商接收基板。不同的实现可将不同的材料用于基板。在一些实现中，基板可包括至少硅、玻璃、陶瓷和/或电介质中的一者。在一些实现中，基板可包括若干层(例如，包括核心层和若干预浸层的层叠基板)。

所提供的基板可在其中包括空腔。在一些实现中，该方法可在基板中提供空腔。在基板中提供空腔可包括：在基板中制造(例如，形成、创建)空腔或者从供应商接收其中形成有空腔的基板。在基板中形成空腔的实现中，可使用不同的制造工艺来提供空腔。仅作为示例，可通过常规的蚀刻工艺(例如，激光、化学、反应性离子)、钻孔来形成空腔，或者以其它方式形成空腔。

在1204处，可在基板的空腔内布置电容器。电容器放置在空腔内，其中第一和第二电极与基板的顶表面和底表面基本上平行。电容器与本文上面参照图1-4所描述的实施例中的一个或多个实施例类似地配置。通常，电容器包括：布置在顶表面上的第一电极、布置在相对的底表面上的第二电极、以及多个电容器极板，这些电容器极板被放置成基本上与第一电极和第二电极垂直并且在第一电极与第二电极之间延伸。

在一些示例中，可在电容器的电极上提供电阻层。例如，可在从供应商接收的电容器上包括电阻层，或者可在第一和第二电极上形成电阻层。在至少一种实现中，电阻层可以丝印在电容器的第一和第二电极上。

在1206处，可以填充空腔以将电容器基本上包封在空腔内。填充空腔可包括将材料布置在空腔内和/或将材料放置在空腔之上。该材料可以是用于基板的相同材料，或者不同的材料。在一些实现中，可用至少硅、玻璃、陶瓷和/或电介质中的一者来填充空腔。在一些实现中，可用插入件来填充空腔，该插入件胶合或以其它方式固定地布置在空腔内和/或空腔之上。

在1208处，形成穿过基板(包括用于填充/覆盖空腔的材料)的多个通孔。可根据用于在基板中创建孔口并用导电材料来填充那些孔口的常规技术来形成通孔。至少一个通孔被形成为与电容器的第一电极处于电连接，并且至少一个通孔被形成为与电容器的第二电极处于电连接。

用于镀敷工艺的示例性流程图

图13解说了用于制造基板的经修改的半加成处理(mSAP)图案化工艺的流程图。图13将参照图14来描述，图14解说了在一些实现的mSAP工艺期间基板的层(例如，核心层、预浸层)序列。

如图13中所示，工艺1300可以通过(在1305)打薄电介质层上的金属层(例如，铜合成物材料)来开始。电介质层可以是基板的核心层或预浸层。在一些实现中，金属层被打薄至约3-5微米(μm)的厚度。金属层的打薄在图14的阶段1中解说，图14的阶段1解说了包括薄铜层1404(其可以是铜合成物材料)的电介质层1402。在一些实现中，金属层可能已经足够薄。例如，在一些实现中，核心层或电介质层可被提供有薄铜箔。由此，一些实现可以绕开/跳过对核心层/电介质层的金属层的打薄。另外，在一些实现中，可执行无电铜晶种层镀敷以覆盖一个或多个电介质层中的任何经钻孔通孔的表面。

接着，该工艺(在1310)施加干膜抗蚀剂(DFR)并且(在1315)在DFR上创建图案。图14的阶段2解说了DFR 1406被施加于经打薄的金属层1404的顶部，而图14的阶段3解说了DFR 1406的图案化。如阶段3中所示，图案化在DFR 1406中创建开口1408。

在(于1315)图案化DFR之后，该工艺随后(在1320)电解地镀敷铜材料(例如，铜合成物)通过DFR的图案。在一些实现中，电解地镀敷包括将电介质和金属层浸在槽液中。参照图14，阶段4解说了铜材料(例如，铜合成物)1410被镀敷在DFR 1406的开口1408中。

回头参照图13，该工艺(在1325)移除DFR，(在1330)选择性地蚀刻铜箔材料(例如,铜合成物)以隔离各特征(例如，创建组件，诸如通孔、合成导电迹线、和/或焊盘)与端子。参照图14，阶段13解说了DFR 1406的移除，而阶段6解说了蚀刻工艺之后所定义的特征。图14的以上工艺可以针对基板的每个核心层或预浸层(电介质层)重复。描述了一种镀敷工艺，现在将描述另一镀敷工艺。

图15解说了用于制造基板的半加成处理(SAP)图案化工艺的流程图。图15将参照图16来描述，图16解说了在一些实现的SAP工艺期间基板的层(例如，核心层、预浸层)序列。

如图15中所示，工艺1500可以通过(在1505)提供包括铜层和底料层(例如，涂覆有底料的铜箔)的电介质层来开始。在一些实现中，用底料来涂覆铜箔，并且随后将铜箔按压在未固化的核心上以形成该结构。涂覆有底料的铜箔可以是铜箔。电介质层可以是基板的核心层或预浸层。如图16的阶段1中所示，底料1604位于铜箔1606与电介质1602之间。在一些实现中，铜箔1606可以是铜合成物箔。

接着，该工艺(在1510)对电介质层(例如，核心层、预浸层)钻孔以创建一个或多个开口/图案特征(例如，通孔图案特征)。这可以被完成以形成将电介质的前侧与背侧相连接的一个或多个通孔/通孔特征。在一些实现中，钻孔可以由激光钻孔操作来执行。此外，在一些实现中，钻孔可横穿一个或多个金属层(例如，涂覆有底料的铜箔)。在一些实现中，该工艺还可例如通过(在1512)对层(例如，核心层)上钻出的通孔/开口除钻污来清理钻孔操作所创建的开口/图案特征(例如，通孔图案)。

该工艺随后(在1515)蚀刻掉铜箔，从而在电介质层上留下底料(图16的阶段2中示出)。接着，在一些实现中，该工艺(在1520)在底料上无电涂覆铜晶种层(例如，铜材料)。在一些实现中，铜晶种层的厚度是大约0.1-1微米(μm)。图16的阶段3解说了底料1604上的铜晶种层1608。

接着，该工艺(在1525)施加干膜抗蚀剂(DFR)并且(在1530)在DFR上创建图案。图16的阶段4解说了DFR 1610被施加于铜晶种层1608的顶部，而图16的阶段5解说了DFR 1610的图案化。如阶段5中所示，图案化在DFR 1610中创建开口1612。

在(于1530)图案化DFR之后，该工艺随后(在1535)电解地镀敷铜材料(例如，铜合成物材料)通过DFR的图案。在一些实现中，电解地镀敷包括将电介质和金属层浸在槽液中。参照图16，阶段6解说了铜(例如，铜合成物)材料1620被镀敷在DFR 1610的开口1612中。

回头参照图15，该工艺(在1540)移除DFR，(在1545)选择性地蚀刻铜晶种层以隔离各特征(例如，创建通孔，迹线，焊盘)与端子。参照图16，阶段7解说了DFR 1610的移除，而阶段8解说了蚀刻工艺之后所定义的特征(例如，合成导电迹线)。

图15的以上工艺可以针对基板的每个核心层或预浸层(电介质层)重复。

在一些实现中，SAP工艺可允许更精细/更小特征(例如，迹线、通孔、焊盘)的形成，因为SAP工艺不要求那么多的蚀刻来隔离特征。然而，应当注意，在一些实现中mSAP工艺比SAP工艺更便宜。在一些实现中，以上工艺可被用于在基板中产生间质通孔(IVH)和/或在基板中产生盲通孔。

在一些实现中，图13和15的镀敷工艺可以被概念性地简化为图17的镀敷工艺。图17解说了用于制造基板的镀敷方法的流程图。如图17中所示，该方法(在1705)电解地镀敷铜(例如，铜合成物)通过基板的层上的干膜抗蚀剂(DFR)中的图案。该层可以是电介质层。该层可以是基板的核心层或预浸层。在一些实现中，铜(例如，铜合成物)被镀敷在铜晶种层之上，该铜晶种层先前被沉积在该层上(例如，在使用SAP工艺时)。在一些实现中，铜(例如，铜合成物)被镀敷在铜箔层之上，该铜箔层先前已在该层上(例如，在使用mSAP工艺时)。在一些实现中，铜箔层可以是铜合成物材料。

接着，该方法(在1710)从该层中移除DFR。在一些实现中，移除DFR可包括化学地移除DFR。在(于1710)移除DFR之后，该方法(在1715)选择性地蚀刻箔或晶种层以隔离/定义层的各特征和端子。如上所述，箔可以是铜合成物材料。

在一些实现中，镍合金可以在mSAP工艺(例如，图13和15的方法)期间被添加(例如，镀敷)在铜层(例如，铜箔)的一些或全部之上。类似地，镍合金也可在减除工艺期间被添加(例如，镀敷)在铜层(例如，铜箔)的一些或全部之上。

示例性电子设备

图18解说了可集成有前述集成器件(例如，半导体器件)中的任何一者的各种电子设备。例如，移动电话1802、膝上型计算机1804、以及固定位置终端1806可包括如本文所描述的集成器件1800。集成器件1800可以是例如本文所述的集成器件、集成电路、管芯或封装中的任何一者。图18中所解说的设备1802、1804、1806仅是示例性的。其它电子设备也能以集成器件1800为其特征，此类电子设备包括但不限于移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读数装备)、通信设备、智能电话、平板计算机或者存储或取回数据或计算机指令的任何其它设备，或者其任何组合。

虽然以具体详情和细节讨论了上述方面、安排和实施例，但图1、2、3、4、5、6、7、8、9、10、11A-11L、12、13、14、15、16、17和/或18中所解说的一个或多个组件、步骤、特征和/或功能可以被重新编排和/或组合成单个组件、步骤、特征或功能，或实施在数个组件、步骤、或功能中。附加的元件、组件、步骤、和/或功能还可被添加或不被利用，而不会脱离本公开。

措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中用于指代两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。

另外，注意到至少一些实现是作为被描绘为流图、流程图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中的许多操作能够并行或并发地执行。另外，这些操作的次序可被重新安排。过程在其操作完成时终止。

与本文中所描述的和附图中所示的示例相关联的各种特征可实现在不同示例和实现中而不会脱离本公开的范围。因此，尽管某些具体构造和安排已被描述并在附图中示出，但此类实施例仅是解说性的并且不限制本公开的范围，因为对所描述的这些实施例的各种其他添加和修改、以及删除对于本领域普通技术人员而言将是明显的。因此，本公开的范围仅由所附权利要求的字面语言及其法律等效来确定。