半导体器件的形成方法与流程

本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。

背景技术：

随着集成电路制造技术的发展，对于集成电路中各种器件的精密度的要求日益提高，而晶圆的边缘区域和中心区域的厚度均一性对于后续工艺的精密度影响至关重要。

现有技术在功率器件中，如射频电路器件，需要形成金属路线层，通常该金属路线层的厚度在2μm以上。形成具有所述金属路线层的半导体器件的基本步骤，参考图1和图2，包括：提供半导体衬底100，所述半导体衬底100具有中心区域(i区域)和边缘区域(ⅱ区域)；在半导体衬底100上形成绝缘层110；在绝缘层110上制作金属路线层120；形成覆盖金属路线层120和半导体衬底100的层间介质层130；平坦化所述层间介质层130。

然而，现有技术形成的半导体器件中心区域(i区域)和边缘区域(ⅱ区域)的厚度均一性较差，且工艺成本较高。

技术实现要素：

本发明解决的问题是提供一种半导体器件的形成方法，以使得半导体器件的中心区域和边缘区域的厚度均一性得到提高，同时降低工艺成本。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底具有中心区域和边缘区域；在所述基底上由下到上依次形成金属材料层、牺牲材料层和阻挡材料层；刻蚀所述金属材料层、牺牲材料层和阻挡材料层直至暴露出基底表面，在所述中心区域和边缘区域形成金属层、牺牲层和阻挡层；形成覆盖所述阻挡层和基底的第一层间介质层；平坦化所述第一层间介质层直至暴露出中心区域和边缘区域阻挡层的顶部表面；刻蚀去除所述阻挡层和部分厚度的第一层间介质层，且使所述第一层间介质层的顶部表面与所述牺牲层的底部表面齐平；去除所述牺牲层后，形成覆盖所述 金属层和第一层间介质层的第二层间介质层。

可选的，所述阻挡层的材料为氮化硅。

可选的，所述阻挡层的厚度为5nm～5000nm。

可选的，形成所述阻挡材料层的工艺为等离子体化学气相沉积工艺、亚大气压化学气相沉积工艺或低压化学气相沉积工艺。

可选的，所述牺牲层的材料为不定型碳。

可选的，所述牺牲层的厚度为5nm～5000nm。

可选的，形成所述牺牲材料层的工艺为等离子体化学气相沉积工艺、亚大气压化学气相沉积工艺或低压化学气相沉积工艺。

可选的，平坦化所述第一层间介质层的工艺为化学机械研磨工艺。

可选的，刻蚀去除所述阻挡层和部分厚度的第一层间介质层的工艺为各向异性干刻工艺。

可选的，在刻蚀去除所述阻挡层和部分厚度的第一层间介质层的过程中，对阻挡层的刻蚀速率与对第一层间介质层的刻蚀速率的比值为1：30～30：1。

可选的，去除所述牺牲层的工艺为：采用氧等离子体去除所述牺牲层。

与现有技术相比，本发明的技术方案具有以下优点：

由于在所述金属材料层上由下到上依次形成的牺牲材料层和阻挡材料层，刻蚀所述金属材料层、牺牲材料层和阻挡材料层后，形成了金属层、位于金属层的顶部表面的牺牲层和位于牺牲层顶部表面的阻挡层。在平坦化所述第一层间介质层的过程中，通常对中心区域的平坦化速率与对边缘区域的平坦化速率有一定的差异；当对中心区域的平坦化速率大于对边缘区域的平坦化速率时，在暴露出中心区域的阻挡层顶部表面的临界时刻，边缘区域还存在高于阻挡层顶部表面的第一层间介质层没有被去除，由于阻挡层的存在，所述阻挡层能够将对中心区域的平坦化过程停止在中心区域的阻挡层的顶部表面，而在边缘区域继续平坦化第一层间介质层直至暴露出边缘区域的阻挡层的顶部表面，最终在边缘区域和中心区域均将高于阻挡层顶部表面的第一层间介质层去除，使得半导体器件的中心区域和边缘区域的厚度均一；当对 中心区域的平坦化速率小于对边缘区域的平坦化速率时，在暴露出边缘区域的阻挡层顶部表面的临界时刻，中心区域还存在高于阻挡层顶部表面的第一层间介质层没有被去除，由于阻挡层的存在，所述阻挡层能够将对边缘区域的平坦化过程停止在边缘区域的阻挡层的顶部表面，而在中心区域继续平坦化第一层间介质层直至暴露出中心区域的阻挡层的顶部表面，最终在边缘区域和中心区域均将高于阻挡层顶部表面的第一层间介质层去除，使得半导体器件的中心区域和边缘区域的厚度均一；然后刻蚀去除所述阻挡层和部分厚度的第一层间介质层，且使所述第一层间介质层的顶部表面与所述牺牲层的底部表面齐平，在此过程中，牺牲层的底部表面能够衡量需要去除的第一层间介质层的厚度，且作为去除阻挡层的停止层，之后去除所述牺牲层，使得第一层间介质层的顶部表面齐平；形成第二层间介质层后，第二层间介质层的顶部表面齐平；最终使得半导体器件的中心区域和边缘区域的厚度均一。

另外，由于阻挡层的存在，能够将平坦化过程停止在阻挡层的顶部表面，从而实现阻挡层的顶部表面和第一层间介质层的顶部表面齐平。在此过程中，避免了主要依靠研磨去除第一层间介质层中较厚的厚度以期达到阻挡层和第一层间介质层的顶部表面齐平的目的，由于平坦化工艺的成本相比其它步骤的成本较大，而本发明无需研磨去除第一层间介质层中较厚的厚度，显著的降低了工艺成本。

附图说明

图1至图2是现有技术半导体器件形成过程的结构示意图；

图3至图9是本发明一实施例中半导体器件形成过程的结构示意图。

具体实施方式

正如背景技术所述，现有技术形成的半导体器件边缘区域和中心区域的厚度均一性较差。

研究发现，参考图1和图2，由于金属路线层120的厚度在2μm以上，形成金属路线层120后，半导体器件的表面的高度差较大，一般至少需要沉积3μm以上的层间介质层130才能完全覆盖金属路线层120、绝缘层110和半导体衬底100，使得沉积完层间介质层130后，半导体器件表面的高度差较大，故需要 采用平坦化工艺平坦化层间介质层130；在平坦化所述层间介质层130的过程中，金属路线层120之上和半导体衬底100之上的层间介质层130同时会被研磨到，需要增加对层间介质层130研磨的厚度以期能达到半导体器件表面平坦的目的。由于平坦化工艺的成本较其它步骤(如常用的沉积工艺：等离子体化学气相沉积工艺等)的成本较大，导致工艺成本显著增加。

同时，由于对中心区域和对边缘区域的研磨速率不一致，使得平坦化所述层间介质层130后，中心区域和边缘区域的厚度均一性较差。

在此基础上，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底具有中心区域和边缘区域；在所述基底上由下到上依次形成金属材料层、牺牲材料层和阻挡材料层；刻蚀所述金属材料层、牺牲材料层和阻挡材料层直至暴露出基底表面，在所述中心区域和边缘区域形成金属层、牺牲层和阻挡层；形成覆盖所述阻挡层和基底的第一层间介质层；平坦化所述第一层间介质层直至暴露出中心区域和边缘区域阻挡层的顶部表面；刻蚀去除所述阻挡层和部分厚度的第一层间介质层，且使所述第一层间介质层的顶部表面与所述牺牲层的底部表面齐平；去除所述牺牲层后，形成覆盖所述金属层和第一层间介质层的第二层间介质层。所述方法使得半导体器件的中心区域和边缘区域的厚度均一性得到提高，同时降低工艺成本。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图3至图9是本发明一实施例中半导体器件形成过程的结构示意图。

参考图3，提供基底，所述基底具有中心区域(ⅲ区域)和边缘区域(ⅳ区域)。

所述基底包括半导体衬底200和位于半导体衬底200上的绝缘层210。

所述半导体衬底200可以是单晶硅，多晶硅或非晶硅；半导体衬底200也可以是硅、锗、锗化硅、砷化镓等半导体材料；所述半导体衬底200还可以是其它半导体材料，这里不再一一举例。本实施例中，所述半导体衬底200的材料为硅。

所述半导体衬底200中还可以具有半导体结构，所述半导体结构为pmos 晶体管、nmos晶体管、cmos晶体管、电容器、电阻器或电感器。

所述边缘区域(ⅳ区域)位于中心区域(ⅲ区域)的外围。

所述绝缘层210用于绝缘半导体衬底200和后续形成的金属层。所述绝缘层210的材料为氧化硅、氮氧化硅或碳氧化硅。形成所述绝缘层210的工艺为沉积工艺。

继续参考图3，在所述基底上由下到上依次形成金属材料层220、牺牲材料层230和阻挡材料层240。

所述金属材料层220的材料可以为铝或铝铜合金。所述金属材料层220的厚度为2μm～10μm，如2μm、5um或10μm。形成所述金属材料层220的工艺为物理气相沉积工艺或者电镀工艺。所述金属材料层220为后续形成金属层提供原材料。

本实施例中，还可以包括：在基底和金属材料层220之间形成第一钛层(未图示)和位于第一钛层(未图示)上的第一氮化钛层(未图示)，在金属材料层220和牺牲材料层230之间形成第二钛层和位于第二钛层上的第二氮化钛层。

第一钛层的作用为：防止金属材料层220扩散至半导体衬底200中；第一氮化钛层的作用为：隔离第一钛层和金属材料层220，防止在形成金属材料层220的过程中，金属材料层220和第一钛层形成合金。

第二钛层为非必须层；第二氮化钛层的作用为：在图形化金属材料层220的过程中，需要在金属材料层220上形成图形化的光刻胶层，第二氮化钛层作为金属材料层220和金属材料层220上图形化的光刻胶层之间的底部抗反射层。

所述牺牲材料层230的材料可以为不定型碳。形成所述牺牲材料层230的工艺为沉积工艺，如等离子体化学气相沉积工艺、亚大气压化学气相沉积工艺或低压化学气相沉积工艺。所述牺牲材料层230为后续形成牺牲层提供原材料。

本实施例中，所述牺牲材料层230的材料为不定型碳。牺牲材料层230 采用不定型碳的好处在于：形成工艺简单，成本较低，在后续去除牺牲层时较为容易。

所述阻挡材料层240的材料可以为氮化硅。

形成所述阻挡材料层240的工艺为沉积工艺，如等离子体化学气相沉积工艺、亚大气压化学气相沉积工艺或低压化学气相沉积工艺。所述阻挡材料层240为后续形成阻挡层提供原材料。

参考图4，刻蚀所述金属材料层220、牺牲材料层230和阻挡材料层240直至暴露出基底表面，在所述中心区域和边缘区域形成金属层221、牺牲层231和阻挡层241。

刻蚀所述金属材料层220、牺牲材料层230和阻挡材料层240的工艺为各向异性干刻工艺，具体的：在所述阻挡材料层240的表面形成图形化的掩膜层(未图示)，所述图形化的掩膜层定义出待形成的金属层221、牺牲层231和阻挡层241的位置；然后以所述图形化的掩膜层为掩膜，采用各向异性干刻工艺刻蚀所述金属材料层220、牺牲材料层230和阻挡材料层240直至暴露出绝缘层210的表面，从而形成金属层221、位于金属层221顶部表面的牺牲层231和位于牺牲层231顶部表面的阻挡层241。

所述阻挡层241的厚度为5nm～5000nm，如5nm、100nm、1000nm、3000nm或5000nm。所述阻挡层241的厚度选择此范围的意义在于：若所述阻挡层241的厚度小于5nm，导致在沉积阻挡层241的过程中对阻挡层241厚度的可控性变差，不同区域的阻挡层241的厚度差异较大，后续平坦化第一层间介质层后会停止在阻挡层241的表面，导致不同区域半导体器件表面的平坦性变差；若所述阻挡层241的厚度大于5000nm，导致工艺浪费。

所述牺牲层231的厚度为5nm～5000nm，如5nm、100nm、1000nm、3000nm或5000nm。所述牺牲层231的厚度选择此范围的意义在于：若所述牺牲层231的厚度小于5nm，对于牺牲层231的厚度的可调整的范围减小，在后续刻蚀去除所述阻挡层241和部分厚度的第一层间介质层的过程中，当对阻挡层241的刻蚀速率小于对第一层间介质层的刻蚀速率时，不能有效的通过调整牺牲层231的厚度来满足和刻蚀工艺相匹配以最终达到：在去除阻挡层241暴露 出牺牲层231顶部表面的临界时刻，第一层间介质层的顶部表面高于牺牲层231的底部表面或与牺牲层231的底部表面齐平，因此需要主要依靠对刻蚀工艺各个参数进行调整才能达到以上要求，增加了工艺的难度；若所述牺牲层231的厚度大于5000nm，导致工艺浪费。

由于所述金属材料层220的厚度为2μm～10μm，使得金属层221的厚度也为2μm～10μm。

参考图5，形成覆盖所述阻挡层241和基底的第一层间介质层250。

所述第一层间介质层250的材料为氧化硅、氮氧化硅或者碳氧化硅。形成第一层间介质层250的工艺为沉积工艺，如等离子体化学气相沉积工艺、亚大气压化学气相沉积工艺或低压化学气相沉积工艺。

形成第一层间介质层250后，第一层间介质层250覆盖阻挡层241、牺牲层231、金属层221和基底，第一层间介质层250的顶部表面是凹凸不平的，故需要在后续平坦化工艺中将第一层间介质层250的顶部表面平坦化。

参考图6，平坦化所述第一层间介质层250直至暴露出中心区域和边缘区域阻挡层241的表面。

平坦化所述第一层间介质层250的工艺可以为化学机械研磨工艺。

在平坦化第一层间介质层250的过程中，通常对中心区域的平坦化速率与对边缘区域的平坦化速率不一致；当对中心区域的平坦化速率大于对边缘区域的平坦化速率时，在暴露出中心区域的阻挡层241顶部表面的临界时刻，边缘区域还存在高于阻挡层241顶部表面的第一层间介质层250没有被去除，由于阻挡层241的存在，所述阻挡层241能够将对中心区域的平坦化过程停止在中心区域的阻挡层241的顶部表面，而在边缘区域继续平坦化第一层间介质层250直至暴露出边缘区域的阻挡层241的顶部表面，最终在边缘区域和中心区域均将高于阻挡层241顶部表面的第一层间介质层250去除，使得半导体器件的中心区域和边缘区域的厚度均一；当对中心区域的平坦化速率小于对边缘区域的平坦化速率时，在暴露出边缘区域的阻挡层241顶部表面的临界时刻，中心区域还存在高于阻挡层241顶部表面的第一层间介质层250没有被去除，由于阻挡层241的存在，所述阻挡层241能够将对边缘区域的 平坦化过程停止在边缘区域的阻挡层241的顶部表面，而在中心区域继续平坦化第一层间介质层250直至暴露出中心区域的阻挡层241的顶部表面，最终在边缘区域和中心区域均将高于阻挡层241顶部表面的第一层间介质层250去除，使得半导体器件的中心区域和边缘区域的厚度均一。

另外，由于阻挡层241的存在，能够将平坦化过程停止在阻挡层241的顶部表面，从而实现阻挡层241的顶部表面和第一层间介质层250的顶部表面齐平。在此过程中，避免了主要依靠研磨去除第一层间介质层250中较厚的厚度以期达到阻挡层241和第一层间介质层250的顶部表面齐平的目的，由于平坦化工艺的成本相比其它步骤的成本较大，而本发明无需研磨去除第一层间介质层250中较厚的厚度，显著的降低了工艺成本。

参考图7，刻蚀去除所述阻挡层241和部分厚度的第一层间介质层250，且使所述第一层间介质层250的顶部表面与所述牺牲层231的底部表面齐平。

具体的，刻蚀去除所述阻挡层241和部分厚度的第一层间介质层250的工艺为各向异性干刻工艺。

在刻蚀去除所述阻挡层241和部分厚度的第一层间介质层250的过程中，对阻挡层241的刻蚀速率与对第一层间介质层250的刻蚀速率的比值为1：30～30：1。

需要说明的是，在刻蚀去除所述阻挡层241和部分厚度的第一层间介质层250的过程中，对牺牲层231的刻蚀速率远小于对第一层间介质层250的刻蚀速率，且远小于对阻挡层241的刻蚀速率。本实施例中，在刻蚀去除所述阻挡层241和部分厚度的第一层间介质层250的过程中，对牺牲层231的刻蚀速率相对于对第一层间介质层250的刻蚀速率的刻蚀选择比为1/10～1/1000，如1/10、1/50、1/100或1/1000，对牺牲层231的刻蚀速率相对于对阻挡层241的刻蚀速率的刻蚀选择比为1/10～1/1000，如1/10、1/50、1/100或1/1000。

另需说明的是，在刻蚀去除所述阻挡层241和部分厚度的第一层间介质层250的过程中，对阻挡层241的刻蚀速率可以大于对第一层间介质层250的刻蚀速率，在此条件下，在去除阻挡层241暴露出牺牲层231顶部表面的临界时刻，第一层间介质层250的顶部表面高于牺牲层231的顶部表面；然 后继续刻蚀第一层间介质层250直至第一层间介质层250的顶部表面与所述牺牲层231的底部表面齐平，在继续刻蚀第一层间介质层250的过程中，由于对牺牲层231的刻蚀速率远小于对第一层间介质层250的刻蚀速率，不会将牺牲层231刻蚀去除，控制刻蚀的时间能够使得第一层间介质层250的顶部表面与所述牺牲层231的底部表面齐平。

在刻蚀去除所述阻挡层241和部分厚度的第一层间介质层250的过程中，对阻挡层241的刻蚀速率可以等于对第一层间介质层250的刻蚀速率，在此条件下，在去除阻挡层241暴露出牺牲层231顶部表面的临界时刻，第一层间介质层250的顶部表面与牺牲层231的顶部表面齐平；然后继续刻蚀第一层间介质层250直至第一层间介质层250的顶部表面与所述牺牲层231的底部表面齐平。

在刻蚀去除所述阻挡层241和部分厚度的第一层间介质层250的过程中，对阻挡层241的刻蚀速率可以小于对第一层间介质层250的刻蚀速率，在此条件下，需要使得：在去除阻挡层241暴露出牺牲层231顶部表面的临界时刻，第一层间介质层250的顶部表面高于牺牲层231的底部表面或与牺牲层231的底部表面齐平；若在此过程中，第一层间介质层250的顶部表面高于牺牲层231的底部表面，则继续刻蚀第一层间介质层250直至第一层间介质层250的顶部表面与所述牺牲层231的底部表面齐平。

若没有形成牺牲层231，在刻蚀去除所述阻挡层241和部分厚度的第一层间介质层250的过程中，当对阻挡层241和第一层间介质层250的刻蚀速率不一致时，导致去除所述阻挡层241和部分厚度的第一层间介质层250后形成的半导体器件的表面不平坦。

在刻蚀去除所述阻挡层241和部分厚度的第一层间介质层250中，所述牺牲层231的作用为：(1)牺牲层231的底部表面能够衡量需要去除的第一层间介质层250的厚度；(2)作为去除阻挡层241的停止层；(3)在刻蚀去除所述阻挡层241和部分厚度的第一层间介质层250的过程中，当对阻挡层241的刻蚀速率小于对第一层间介质层250的刻蚀速率时，能够通过调整牺牲层231的厚度和刻蚀工艺相匹配达到：在去除阻挡层241暴露出牺牲层231顶部表面的临界时刻，第一层间介质层250的顶部表面高于牺牲层231的底 部表面或与牺牲层231的底部表面齐平。

由此可见，在刻蚀去除所述阻挡层241和部分厚度的第一层间介质层250的过程中，当对阻挡层241和第一层间介质层250的刻蚀速率不一致时，也能够实现：去除所述阻挡层241和部分厚度的第一层间介质层250后，使得第一层间介质层250的顶部表面与所述牺牲层231的底部表面齐平。

参考图8，去除所述牺牲层231(参考图7)。

去除所述牺牲层231的工艺为：采用氧等离子体去除所述牺牲层231。

去除牺牲层231后，形成的半导体器件的表面平坦，且半导体器件在中心区域和边缘区域的厚度均一。

接着，参考图9，形成覆盖所述金属层221和第一层间介质层250的第二层间介质层260。

所述第二层间介质层260的材料为氧化硅、氮氧化硅或碳氧化硅。形成所述第二层间介质层260的工艺为沉积工艺，如等离子体化学气相沉积工艺、亚大气压化学气相沉积工艺或低压化学气相沉积工艺。

由于去除所述牺牲层231后半导体器件在中心区域和边缘区域的厚度均一，使得形成第二层间介质层260后，半导体器件的边缘区域和中心区域的厚度均一。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。