氮化镓晶体管的制备方法与流程

本发明涉及半导体器件制备技术领域，尤其涉及一种氮化镓晶体管的制备方法。

背景技术：

随着高效完备的功率转换电路和系统需求的日益增加，具有低功耗和高速特性的功率器件越来越被广泛关注。

氮化镓gan是第三代宽禁带半导体材料，其具有大禁带宽度、高电子饱和速率、高击穿电场，较高热导率，耐腐蚀和抗辐射性能，在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，被认为是研究短波光电子器件和高压高频率大功率器件的最佳材料。氮化镓gan基氮化铝镓algan/氮化镓gan高迁移率晶体管是功率器件中的研究热点，这是因为在氮化铝镓algan与氮化镓gan的异质结处形成高浓度、高迁移率的二维电子气(two-dimensionalelectrongas，简称“2deg”)，同时异质结对2deg具有良好的调节作用。

为了获得高性能的氮化镓gan晶体管，导通电阻的改善尤为重要，总的导通电阻中，80％的电阻是非栅区和栅区电阻，20％的电阻是欧姆接触和间接连接的电阻，然而目前还没有有效的手段可以减少栅电阻，因此，对氮化镓gan晶体管的导通电阻进行改善是一个亟需解决的问题。

技术实现要素：

本发明提供一种氮化镓晶体管的制备方法，用以优化晶体管器件的制作工艺，并可以与cmos工艺线兼容，优化器件结构，可以减小栅极电阻，进而减小氮化镓晶体管的导通电阻，从而获得高性能的氮化镓晶体管，提高氮化镓半导体器件的可靠性。

本发明提供一种氮化镓晶体管的制备方法，包括：

在半导体衬底上形成第一介质层；所述半导体衬底自上而下包含氮化铝镓层、氮化镓层、硅衬底层；

在所述第一介质层中形成源极接触孔和漏极接触孔；

在所述源极接触孔和所述漏极接触孔中形成第二介质层，以使所述第二介质层完全覆盖所述源极接触孔和所述漏极接触孔，形成晶体管的源极和漏极；

采用感应耦合等离子体刻蚀icp对所述第一介质层以及预设厚度的所述氮化铝镓层进行刻蚀，形成栅极接触孔；

在所述栅极接触孔内依次形成栅介质层、第三介质层，形成晶体管的栅极。

可选的，所述icp的刻蚀条件为：刻蚀气体为氯气，气体流量为30～40ml/min，压强为0.3～0.5pa，刻蚀时间为2～5s，上场板功率250～350w，下场板功率80～150w。

可选的，所述第一介质为氮化硅si3n4介质；相应的，所述在半导体衬底上形成第一介质层包括：

在所述氮化铝镓层表面沉积氮化硅si3n4介质，形成氮化硅si3n4介质层；所述氮化硅si3n4介质层的厚度为350埃。

可选的，所述在所述第一介质层中形成源极接触孔和漏极接触孔包括：

在所述第一介质层上进行干法刻蚀，形成源极接触孔和漏极接触孔；

所述在所述第一介质层上进行刻蚀，形成源极接触孔和漏极接触孔之后，还包括：

采用氢氟酸溶液、过氧化氢与氢氧化氨的混合溶液、过氧化氢与氯化氢的混合溶液，对所述形成源极接触孔和漏极接触孔之后的半导体衬底表面进行表面处理。

可选的，所述第二介质包括钛介质、铝介质、氮化钛介质；相应的，所述在所述源极接触孔和所述漏极接触孔中形成第二介质层，以使所述第二介质层完全覆盖所述源极接触孔和所述漏极接触孔，形成晶体管的源极和漏极包括：

在所述源极接触孔内、所述漏极接触孔内，依次沉积所述钛介质、铝介质、钛介质、氮化钛介质，以形成所述第二介质层；以使所述第二介质层自 下而上包括：第一钛介质层、铝介质层、第二钛介质层、氮化钛介质层；其中，所述第一钛介质层的厚度为200埃、所述铝介质层的厚度为1200埃、所述第二钛介质层的厚度为200埃、所述氮化钛介质层的厚度为200埃。

可选的，所述形成晶体管的源极和漏极之后，还包括：

以氧气作为反应气体，在800～860摄氏度的条件下，对所述形成晶体管的源极和漏极之后的整个半导体衬底进行25～35秒的退火处理。

可选的，所述栅极接触孔的深度为475埃～550埃。

可选的，所述形成栅极接触孔之后，还包括：

采用盐酸溶液清洗所述栅极接触孔，以去除所述栅极接触孔内的杂质物。

可选的，所述栅介质层为氮化硅si3n4介质层；所述第三介质层包括：镍金属介质、金金属介质。

可选的，所述栅极接触孔与所述源极接触孔之间的间距小于所述栅极接触孔与所述漏极接触孔之间的间距。

本发明的氮化镓晶体管的制备方法，通过在自上而下包含氮化铝镓层、氮化镓层、硅衬底层的半导体衬底上形成第一介质层；并在第一介质层中形成源极接触孔和漏极接触孔；在源极接触孔和漏极接触孔中形成第二介质层，以使第二介质层完全覆盖源极接触孔和漏极接触孔，形成晶体管的源极和漏极；并采用感应耦合等离子体刻蚀icp对第一介质层以及预设厚度的氮化铝镓层进行刻蚀，形成栅极接触孔；在栅极接触孔内依次形成栅介质层、第三介质层，形成晶体管的栅极。上述氮化镓晶体管的制备方法优化了晶体管器件的制作工艺，并可以与cmos工艺线兼容，优化器件结构，减小了栅极电阻，进而减小了氮化镓晶体管的导通电阻，从而获得高性能的氮化镓晶体管，提高氮化镓半导体器件的可靠性。

附图说明

图1为一示例性实施例示出的氮化镓晶体管的制备方法的流程图；

图2～图8为图1所示实施例的氮化镓晶体管的制备方法中各个步骤的剖面结构示意图；

图9为另一示例性实施例示出的氮化镓晶体管的制备方法的流程图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为一示例性实施例示出的氮化镓晶体管的制备方法的流程图，图2～图8为图1所示实施例的氮化镓晶体管的制备方法中各个步骤的剖面结构示意图，如图1～8所示，本实施例的方法包括：

步骤101、在半导体衬底上形成第一介质层。

具体的，该半导体衬底自上而下包含氮化铝镓层13(algan)、氮化镓层12(gan)、硅衬底层11(si)。其中，半导体衬底的剖面结构示意图如图2所示，自上而下依次为氮化铝镓层13、氮化镓层12、硅衬底层11。在氮化铝镓层13上表面沉积第一介质，形成该第一介质层14。其中，氮化镓是第三代宽禁带半导体材料，其具有大禁带宽度(3.4ev)、高电子饱和速率(2e7cm/s)、高击穿电场(1e10～-3e10v/cm)、较高热导率、耐腐蚀和抗辐射性能等特性、并且在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，是研究短波光电子器件和高压高频率大功率器件的最佳材料。

步骤102、在第一介质层中形成源极接触孔和漏极接触孔。

具体的，在图2所示的第一介质层14上进行刻蚀，刻蚀的方式可以采用干法刻蚀，干法刻蚀是用等离子体进行薄膜刻蚀的技术，以将氮化铝镓层13上的部分第一介质去除，如图3所示，露出源极接触孔15和漏极接触孔16。

步骤103、在源极接触孔和漏极接触孔中形成第二介质层，以使第二介质层完全覆盖源极接触孔和漏极接触孔，形成晶体管的源极和漏极。

具体的，如图4所示，可以采用磁控溅射镀膜工艺，在第一介质层14的表面以及源极接触孔15内、漏极接触孔16内沉积第二介质，以使第二介质充满整个源极接触孔15内和漏极接触孔16。第二介质层17在沉积后覆盖整个源极接触孔15、漏极接触孔16、以及第一介质层14的表面。再对第二介质层17进行光刻、刻蚀；其中，光刻的工艺包括了涂胶、曝光和显影等工 序，刻蚀后，如图5所示，将源极接触孔15、漏极接触孔16之外区域的第二介质去除，使第一介质层14的部分上表面外露，源极接触孔15与漏极接触孔16之间外露的部分第一介质层14形成第一窗口18；被第二介质填充满的源极接触孔15与漏极接触孔16形成欧姆接触电极；其中，第二介质为金属介质。

步骤104、采用感应耦合等离子体刻蚀icp对第一介质层以及预设厚度的氮化铝镓层进行刻蚀，形成栅极接触孔。

具体的，在第一窗口18区域采用采用感应耦合等离子体刻蚀icp技术，进行高质量的精细刻蚀，去掉预设宽度的全部第一介质层14，以及预设厚度(深度)的氮化铝镓层13，形成栅极接触孔19。通过单独控制等离子体轰击能量，减小刻蚀损伤，从而获得较好的刻蚀形貌，形成栅电阻较小的栅极接触孔19。如图6所示，栅极接触孔19完全穿透第一介质层14，并穿过部分的氮化铝镓层13，使得栅极接触孔19的深度比源极接触孔15和漏极接触孔16的深度深。

步骤105、在栅极接触孔内依次形成栅介质层、第三介质层，形成晶体管的栅极。

具体的，如图7所示，在栅极接触孔19内淀积栅介质层20，该栅介质层20的厚度小于栅极接触孔19的深度。再在该栅介质层20之上沉积第三介质层21，具体可以采用磁控溅射镀膜工艺，在栅极接触孔19内沉积第三介质，以使第三介质完全覆盖该栅极接触孔19区域，形成第三介质层21，从而形成栅极的接触电极，形成氮化镓晶体管。

本实施例的氮化镓晶体管的制备方法，通过在自上而下包含氮化铝镓层、氮化镓层、硅衬底层的半导体衬底上形成第一介质层；并在第一介质层中形成源极接触孔和漏极接触孔；在源极接触孔和漏极接触孔中形成第二介质层，以使第二介质层完全覆盖源极接触孔和漏极接触孔，形成晶体管的源极和漏极；并采用感应耦合等离子体刻蚀icp对第一介质层以及预设厚度的氮化铝镓层进行刻蚀，形成栅极接触孔；在栅极接触孔内依次形成栅介质层、第三介质层，形成晶体管的栅极。上述氮化镓晶体管的制备方法优化了晶体管器件的制作工艺，并可以与cmos工艺线兼容，优化器件结构，减小了栅极电阻，进而减小了氮化镓晶体管的导通电阻，从而获 得高性能的氮化镓晶体管，提高氮化镓半导体器件的可靠性。

图9为另一示例性实施例示出的氮化镓晶体管的制备方法的流程图，如图9并结合图2～图8所示的剖面结构示意图，在上一实施例的基础上，本实施例的方法包括：

步骤201、在半导体衬底上形成第一介质层。

具体的，第一介质可以为氮化硅si3n4介质，在氮化铝镓层13表面沉积氮化硅si3n4介质，形成氮化硅si3n4介质层14；其中，氮化硅si3n4介质层14的厚度可以为350埃。该第一介质层14的形成可以采用等离子体增强化学气相电积方法，在反应炉中通入硅烷sih4气体、氧气o2、一氧化氮no气体的混合气体，或者通入硅烷气体、氧气、二氧化碳co2气体的混合气体，从而混合气体进行反应之后生成氮化硅si3n4，在半导体衬底上表面沉积氮化硅si3n4，形成氮化硅层14。

步骤202、在第一介质层中形成源极接触孔和漏极接触孔。

步骤203、采用氢氟酸溶液、过氧化氢与氢氧化氨的混合溶液、过氧化氢与氯化氢的混合溶液，对形成源极接触孔和漏极接触孔之后的半导体衬底表面进行表面处理。

具体的，在对第一介质层14进行干法刻蚀之后，刻蚀后的半导体衬底表面会存在杂质、颗粒等杂质物，采用dhf+sc1+sc2，即先采用稀释后的氢氟酸溶液处理表面，然后采用过氧化氢与氢氧化氨的碱性混合溶液处理表面，再采用过氧化氢与氯化氢的酸性混合溶液处理表面，可以去除表面的杂质物。

步骤204、第二介质包括钛介质、铝介质、氮化钛介质；在源极接触孔内、漏极接触孔内，依次沉积钛介质、铝介质、钛介质、氮化钛介质，以形成第二介质层。

具体的，第二介质层17自下而上包括：第一钛ti介质层、铝al介质层、第二钛ti介质层、氮化钛tin介质层；其中，各层的厚度为：第一钛介质层的厚度为200埃、铝介质层的厚度为1200埃、第二钛介质层的厚度为200埃、氮化钛介质层的厚度为200埃。第二介质层17在沉积后覆盖整个源极接触孔15、漏极接触孔16、以及第一介质层14的表面。对第二介质层17进行光刻、刻蚀，去除源极接触孔15、漏极接触孔16之外区域的第二介 质，以使第一介质层14的部分上表面外露，形成第一窗口18；被保留的第二介质的宽度大于等于源极接触孔15以及漏极接触孔16区域的宽度，该第二介质层17完全覆盖源极接触孔15和漏极接触孔16，形成晶体管的源极和漏极。

步骤205、以氧气作为反应气体，在800～860摄氏度的条件下，对形成晶体管的源极和漏极之后的整个半导体衬底进行25～35秒的退火处理。

具体的，在反应炉中通入氧气o2，对当前形成的整个半导体衬底进行高温退火处理，以使填充满第二介质的源极接触孔15与漏极接触孔16形成良好的欧姆接触的电极金属。同时，退火处理还可以使第二介质层17与氮化铝镓层13进行反应以在两者的接触面上形成合金，以降低第二介质层17与氮化铝镓层13之间的接触电阻；优选的，可以在850摄氏度的条件下，对形成晶体管的源极和漏极之后的整个半导体衬底进行30秒的退火处理。

步骤206、采用感应耦合等离子体刻蚀icp对第一介质层以及预设厚度的氮化铝镓层进行刻蚀，形成栅极接触孔。

具体的，在第一窗口18区域对第一介质层14以及预设厚度的氮化铝镓层13进行icp刻蚀，形成该栅极接触孔19。其中，栅极接触孔19的深度优选为475埃～550埃。icp的刻蚀条件为：刻蚀气体为氯气cl2，气体流量为30～40ml/min，压强为0.3～0.5pa，刻蚀时间为2～5s，上场板功率250～350w，下场板功率80～150w；其中优选的，气体流量为35ml/min，压强为0.35pa，刻蚀时间为3s，上场板功率300w，下场板功率100w，可以获得较佳的刻蚀效果。

步骤207、采用盐酸溶液清洗栅极接触孔，以去除栅极接触孔内的杂质物。

具体的，通过刻蚀得到的栅极接触孔19内会存在杂质、颗粒、离子等杂质物，通过采用盐酸hcl溶液清洗栅极接触孔19，将栅极接触孔19内的杂质物去除掉，以保证后续沉积形成的栅极具备良好的电气性能。

步骤208、在栅极接触孔内依次形成栅介质层、第三介质层，形成晶体管的栅极。

具体的，在栅极接触孔19内淀积栅介质氮化硅si3n4，形成氮化硅si3n4介质层20。第三介质层21可以包括：镍金属介质、金金属介质。栅极 接触孔19与源极接触孔15之间的间距小于栅极接触孔19与漏极接触孔16之间的间距。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：rom、ram、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。