高电子迁移率晶体管及其制作方法与流程

本发明涉及半导体元器件技术，尤其涉及一种高电子迁移率晶体管及其制作方法。

背景技术：

gan(氮化镓)是第三代宽禁带半导体材料，由于其具有大禁带宽度、高电子饱和速率、高击穿电场，较高热导率，耐腐蚀和抗辐射性能，在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，被认为是研究短波光电子器件和高压高频率大功率器件的最佳材料。

gan基algan/gan(algan为氮化镓铝)高迁移率晶体管是大功率器件中的研究热点，这是因为algan/gan抑制结处能形成高浓度、高迁移率的2deg(two-dimensionalelectrongas，二维电子气),同时异质结对2deg具有良好的调节作用。

研究发现，现有的gan基algan/gan高迁移率晶体管在使用过程中，存在电流崩塌效应，限制了该类晶体管工作电压的提升。

技术实现要素：

本发明提供一种高电子迁移率晶体管及其制作方法，以解决现有gan基algan/gan高迁移率晶体管存在电流崩塌效应，工作电压难以提升的问题。

本发明实施例一方面提供一种高电子迁移率晶体管，包括：

半导体有源层、覆盖在所述半导体有源层上的第一介质层；

穿过所述第一介质层，且与所述半导体有源层接触的源电极、漏电极及栅电极；

覆盖在所述第一介质层、所述源电极、所述漏电极、所述栅电极上的第二介质层；

穿过所述第二介质层，且与所述源电极及所述第一介质层接触的场板， 所述场板覆盖所述栅电极。

本发明实施例另一方面提供一种高电子迁移率晶体管的制作方法，包括：

形成半导体有源层；

在所述半导体有源层上形成第一介质层；

形成穿过所述第一介质层，且与所述半导体有源层接触的源电极和漏电极；

形成穿过所述第一介质层，且与所述半导体有源层接触的栅电极；

在所述第一介质层、所述源电极、所述漏电极、所述栅电极上形成第二介质层；

形成穿过所述第二介质层，且与所述源电极及所述第一介质层接触的场板，所述场板覆盖所述栅电极。

本发明提供的高电子迁移率晶体管及其制作方法中，由于在覆盖源电极、漏电极和栅电极的第二介质层上方形成了一块场板，该场板与源电极接触且从源极跨过栅极，使得该场板能有效地抑制电流崩塌，从而改善晶体管的击穿特性，此外，该场板还扩展了晶体管的耗尽区，显著减小了栅极附近的峰值电场强度，从而提升了晶体管的耐压能力。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例一提供的高电子迁移率晶体管的剖面结构图；

图2为图1所示的高电子迁移率晶体管的平面俯视图；

图3为本发明实施例二提供的高电子迁移率晶体管的制作方法的流程图；

图4a～图4j为本发明实施例三提供的高电子迁移率晶体管的制作方法中各步骤形成的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

图1为本发明实施例一提供的高电子迁移率晶体管的剖面结构图，图2为图1所示的高电子迁移率晶体管的平面俯视图。

如图1和图2所示，该高电子迁移率晶体管自下而上依次包括半导体有源层11和覆盖在该半导体有源层11上的第一介质12，还包括穿过第一介质层12，且与半导体有源层11接触的源电极13、漏电极14及栅电极15。在该第一介质层12上方，还包括覆盖在该第一介质层12、源电极13、漏电极14、栅电极15上的第二介质层16。另外，在该第二介质层16上，还包括穿过该第二介质层16，且与源电极13及第一介质层12接触的场板17，该场板17覆盖该栅电极15。

从图2可以看出，虚线表示的栅电极15完全被场板17覆盖，且场板17从第二介质层16的表面越过栅电极15朝漏电极14的方向延伸，再穿过栅电极15与漏电极14之间的第二介质层16，延伸到第一介质层12的表面。

该高电子迁移率晶体管在使用时，在栅电极15、源电极13、漏电极14上施加电压，使栅电极15与半导体有源层11之间形成电压差，半导体有源层11中的导电粒子在靠近栅电极15的表面聚集形成连通源电极13和漏电极14的沟道，当源电极13、漏电极14之间存在电压差时,电子在沟道中从源电极13向漏电极14移动，形成电流。

与源电极13接触的场板17，在源电极13通电时，形成与源电极13等电位的电压，与栅电极15之间产生压差，相当于在源电极13和栅电极15之间并联了一个电容。实验证明，在晶体管工作过程中，图1所示的栅电极15右侧边缘位置的电场强度最集中，使得栅电极15在这个位置容易击穿，场板17与栅电极15之间形成的电容能显著抑制栅电极15这个位置附近的峰值电场强度，从而有效地抑制电流崩塌，有助于提高晶体管的耐压。

如图4a至4j所示，上述实施例中，半导体有源层11可以包括自下而上 依次形成的衬底111、gan层112和algan层113，其中，源电极13、漏电极14、栅电极15均与algan层113接触。衬底可以包括但不限于sic、si或者蓝宝石。作为高电子迁移率晶体管的半导体有源层11，其中在衬底11和gan层112之间还可以形成一个成核层(图中未示出)，该成核层的材料一般为aln，gan层112通常被称为缓冲层，该层还可以是algan与gan的复合层。algan层113通常被称为势垒层，该层还可以是包括aln插入层的algan层，也可以包括gan盖帽层。在gan层112和algan层113之间的界面处存在一个二维形态的薄电子层称之为二维电子气(2deg)，该二维电子气表现出较高的电子迁移率特性，因此由具有gan层112和algan层113的半导体有源层11形成的晶体管具备高电子迁移率的特征。

上述实施例中，栅电极15的底部可以嵌入在半导体有源层11中，使得栅电极15与半导体有源层11形成肖特基接触，从而使得栅电极15的正向导通门限电压和正向压降均显著降低。

上述实施例中，第一介质层12可以包括自下而上依次形成的si3n4层121和peteos(plasma-enhancedtetraethy-lortho-silicate，四乙氧基硅烷的等离子增强沉积)层122，以保证栅电极15、源电极13和漏电极14之间可靠的电绝缘。第二介质层16可以包括si3n4层，以保证场板17与栅电极15之间可靠的电绝缘。

另外，上述实施例中，场板17可以包括自下而上依次形成的ti层、pt层和au层，或者，场板17包括自下而上依次形成的al层、si层和cu层，多个不同的金属层形成合金，保证场板17良好导电性的前提下，使位于晶体管最上层的场板17不易受氧化，从而保证晶体管的寿命和工作性能。

上述实施例中，场板17的厚度可以为300纳米，以保证场板良好的导电性能。另外，场板17接触第一介质层12的一端与栅电极15之间的距离d1可以为1微米，与漏电极之间的距离d2可以为10微米，栅电极15顶面与场板17之间的第二介质层16的厚度d3可以为500纳米，如此设置的高电子迁移率晶体管耐压性能获得提升。

本实施例提供的高电子迁移率晶体管中，由于在覆盖源电极、漏电极和栅电极的第二介质层上方形成了一块场板，该场板与源电极接触且从源极跨过栅极，使得该场板能有效地抑制电流崩塌，从而改善晶体管的击穿特性， 此外，该场板还扩展了晶体管的耗尽区，显著减小了栅极附近的峰值电场强度，从而提升了晶体管的耐压能力。

实施例二

图3为本发明实施例二提供的高电子迁移率晶体管的制作方法的流程图。如图3所示，该方法包括如下步骤。

步骤301、形成半导体有源层。

步骤302、在半导体有源层上形成第一介质层。

步骤303、形成穿过第一介质层，且与半导体有源层接触的源电极和漏电极。

步骤304、形成穿过第一介质层，且与半导体有源层接触的栅电极。

具体地，源电极和漏电极分别位于栅电极的两侧。

步骤305、在第一介质层、源电极、漏电极、栅电极上形成第二介质层。

步骤306、形成穿过第二介质层，且与源电极及第一介质层接触的场板，场板覆盖栅电极。

其中，半导体有源层、第一介质层和第二介质层的具体组成如实施一中所述，在此不再赘述。

由本实施例所述方法制作而成的高电子迁移率晶体管中，由于在覆盖源电极、漏电极和栅电极的第二介质层上方形成了一块场板，该场板与源电极接触且从源极跨过栅极，使得该场板能有效地抑制电流崩塌，从而改善晶体管的击穿特性，此外，该场板还扩展了晶体管的耗尽区，显著减小了栅极附近的峰值电场强度，从而提升了晶体管的耐压能力。

实施例三

图4a～图4j为本发明实施例三提供的高电子迁移率晶体管的制作方法中各步骤形成的结构示意图。如图4a～图4j所示，该方法包括如下步骤。

步骤401、形成半导体有源层11。

如图4a所示，该半导体有源层11包括自下而上依次形成的衬底111、gan层112和algan层113。

步骤402、在半导体有源层11上形成第一介质层12。

如图4b所示，该第一介质层12包括自下而上依次形成的si3n4层121和peteos层122。

步骤403、利用光刻工艺对第一介质层12进行刻蚀，在第一介质层12上形成暴露半导体有源层11的第一接触孔41和第二接触孔42。

该步骤如图4c所示，其中的光刻工艺为现有技术，包括光刻胶涂覆、曝光、显影、刻蚀、除胶等步骤，在此不再赘述。其中的刻蚀步骤优选采用干法刻蚀。

步骤404、依次用氢氟酸、第一清洗液及第二清洗液对暴露的表面进行清洗；第一清洗液包括氨水和双氧水，第二清洗液包括盐酸和双氧水。

具体地，用氢氟酸对暴露的表面进行清洗的目的是去除暴露的si材料表面的自然氧化膜，而附着在自然氧化膜上的金属也被溶解到氢氟酸中，同时氢氟酸抑制了氧化膜的形成，此过程产生氟化氢和废氢氟酸。包括氨水和双氧水的第一清洗液通常被称为sc1清洗液，它用来去除si材料表面的颗粒。包括盐酸和双氧水的第二清洗液通常被称为sc2清洗液，它用来去除暴露表面的杂质粒子。

步骤405、在第一介质层12上形成第一金属层43；

该步骤如图4d所示，可采用现有的磁控溅射镀膜工艺。

步骤406、利用光刻工艺对第一金属层43进行刻蚀，形成源电极13和漏电极14，该源电极13在第一接触孔41中与半导体有源层11接触，该漏电极14在第二接触孔42中与半导体有源层11接触。

如图4e所示，源电极13与半导体有源层11的接触属于欧姆接触，源电极13选用不同的材料，接触电阻的大小不同，从而对源电极13的导电性产生不同的影响。同样地，漏电极14与半导体有源层11的接触也属于欧姆接触，漏电极14选用不同的材料，接触电阻的大小不同，从而对漏电极14的导电性产生不同的影响。

步骤407、在840℃的条件下，在n2氛围内对已形成的源电极13和漏电极14退火30秒。

退火操作的目的是使用于形成源电极13和漏电极14的金属层形成合金，从而使导电性能进一步提升。

步骤408、形成穿过第一介质层12，且与半导体有源层11接触的栅电极 15。

如图4f所示，形成栅电极15的步骤与形成源电极13和漏电极14的步骤类似，都需要用到两次光刻工艺，第一次光刻工艺在第一介质层12上形成栅电极接触孔，形成栅电极金属层后，利用第二次光刻工艺去掉不用的栅电极金属层后形成栅电极15。

其中，在第一光刻工艺形成栅电极接触孔时，除了在第一介质层中进行刻蚀外，还可以继续在半导体有源层11中进行刻蚀，当半导体有源层11包括自下而上依次形成的衬底111、gan层112和algan层113时，在半导体有源层11中进行刻蚀后，去除部分最上层的algan层113，这样形成的栅电极15，底部嵌入在该半导体有源层11中。

步骤409、在第一介质层12、源电极13、漏电极14、栅电极上形成第二介质层16。

如图4g所示，该第二介质层16包括si3n4层。

步骤410、利用光刻工艺对第二介质层16进行刻蚀，在第二介质层16上形成暴露源电极的第三接触孔44和暴露第一介质层的第四接触孔45，该第四接触孔45位于栅电极与漏电极之间。

该步骤如图4h所示，其中的刻蚀步骤优选采用干法刻蚀。

步骤411、在第二介质层上形成第二金属层46。

如图4i所示，该第二金属层46用于形成场板17，可以包括自下而上依次形成的ti层、pt层和au层。

步骤412、利用光刻工艺对第二金属层46进行刻蚀，形成覆盖栅电极的场板17，该场板17在第三接触孔44中与源电极13接触，在第四接触孔45中与第一介质层12接触。

该步骤如图4j所示。

由本实施例所述方法制作而成的高电子迁移率晶体管中，由于在覆盖源电极、漏电极和栅电极的第二介质层上方形成了一块场板，该场板与源电极接触且从源极跨过栅极，使得该场板能有效地抑制电流崩塌，从而改善晶体管的击穿特性，此外，该场板还扩展了晶体管的耗尽区，显著减小了栅极附近的峰值电场强度，从而提升了晶体管的耐压能力。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其 限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。