技术领域本发明涉及半导体领域，尤其涉及半导体器件及其制造方法。
背景技术：
离子注入被用来在半导体材料中形成p掺杂和n掺杂区。电离的杂质原子被加速并且被指向单晶半导体衬底的表面。电离的原子进入晶格，与晶格的原子碰撞，并且在由加速电压以及杂质和衬底材料确定的深度处静止下来。离子注入产生实质上示出高斯分布的垂直掺杂分布图（profile），其中最大浓度到半导体表面的距离是加速电压的函数，并且标准偏差是杂质和衬底的材料参数的函数。所期望的是在半导体器件中提供更均匀的掺杂分布。
技术实现要素：
根据一个实施例，制造超结半导体器件的方法提供通过外延在衬底层上生长第一子层。使用对准的（aligned）低发散离子注入工艺将第一导电类型的杂质注入到第一子层的暴露的第一表面的第一区段（section）中。关于对准的低发散离子注入工艺，主射束方向偏离主晶向至多1度，沿着所述主晶向发生注入离子的沟道效应。主射束入射角发散是至多±0.5度。通过外延在第一子层上生长第二子层。使用对准的低发散离子注入工艺沿着主晶向在第一区段的投影（projection）中的第二子层的暴露的第一表面的区段中注入第一导电类型的杂质。另一实施例涉及超结半导体器件。所述超结半导体器件包括第一导电类型的衬底层和邻接衬底层的外延层。外延层包括第一导电类型的第一列和第二导电类型的第二列，第二导电类型与第一导电类型相反。第一和第二列沿着主晶向从与衬底层相对的第一表面延伸到外延层中，并且具有垂直于第一表面的垂直掺杂分布图。第一和第二列中的至少一个的垂直掺杂分布图包括通过第二部分分开的第一部分。在第一部分中，掺杂浓度以相应第一部分内的最大值的至多30%变化。在第二部分中，掺杂浓度低于邻接的第一部分中的至少一个中的掺杂浓度。第一部分的总长度与第一和第二部分的总长度的比是至少50%。根据另一实施例，半导体器件包括半导体本体，其具有邻接该半导体本体的第一表面的第一导电类型的源区和第一导电类型的漂移区。与第一导电类型相反的第二导电类型的本体区将源区与漂移区分开。本体区具有垂直于第一表面的垂直掺杂分布图，该第一表面具有第一部分和分别邻接该第一部分的两个第二部分。在第一部分中，掺杂浓度以相应第一部分内的最大值的至多30%变化。在第二部分中，掺杂浓度低于或高于第一部分中的掺杂浓度。第一部分的总长度与第一和第二部分的总长度的比是至少50%。一阅读下列详细描述并且一观看附图，本领域技术人员就将认识到附加的特征和优点。附图说明附图被包括以提供对本发明的进一步理解，以及附图被结合在本说明书中并且构成本说明书的一部分。附图示出本发明的实施例，并且与描述一起用来解释本发明的原理。本发明的其他实施例和预期的优点将容易被认识到，因为通过参考下列详细描述，它们变得更好理解。图1A示出根据涉及在将杂质注入到第一子层中之后基于原位掺杂的外延层制造超结半导体器件的方法的一个实施例的半导体衬底的一部分的示意性剖视图。图1B是在将杂质注入到第二子层中之后图1A的半导体衬底部分的示意性剖视图。图2A是根据一个实施例的超结IGFET（绝缘栅场效应晶体管）的一部分的示意性剖视图。图2B是示意性地示出沿着线B-B的图2A的超结IGFET的垂直掺杂分布图的图。图2C是根据另一实施例的超结IGBT（绝缘栅双极型晶体管）的一部分的示意性剖视图。图2D是根据另一实施例的超结二极管的一部分的示意性剖视图。图3A是根据涉及在将第一类型的杂质注入到第一子层中之后制造提供本征外延子层的超结半导体器件的方法的一个实施例的半导体衬底的一部分的示意性剖视图。图3B是在将第二类型的杂质注入到第一子层中之后图3A的半导体衬底的示意性剖视图。图3C是在将第一类型的杂质注入到第二子层中之后图3B的半导体衬底的示意性剖视图。图3D是在将第二类型的杂质注入到第二子层中之后图3C的半导体衬底的示意性剖视图。图4A是基于初始本征外延子层的超结IGFET的示意性剖视图。图4B是示出沿着线B-B的图4A的IGFET的垂直硼掺杂分布图的简化图。图4C是示出沿着线C-C的图4A的IGFET的垂直磷掺杂分布图的简化图。图5是示出作为离子束的入射角的函数的示意性掺杂分布图的图。图6A是示出在以0度的注入角注入之后以及在回火之后对于磷的示意性垂直掺杂分布图的图。图6B是示出在以0度的注入角注入之后以及在回火之后对于硼的示意性垂直掺杂分布图的示意图。图7A是根据另一实施例的包括本体区的开关半导体器件的示意性剖视图。图7B是示出沿着线B-B的图7A的半导体器件的本体区的示意性掺杂分布图的图。图8是根据另一实施例的制造半导体器件的方法的简化流程图。具体实施方式在下列详细描述中，对附图进行参考，所述附图形成其一部分并且在附图中通过图示示出其中可以实践本发明的特定实施例。应当理解，在不偏离本发明的范围的情况下可以利用其他实施例并且可以做出结构的或逻辑的变化。例如，针对一个实施例示出或描述的特征可以在其他实施例上使用或者结合其他实施例使用以产生又一实施例。本发明意图包括这样的修改和变化。使用不应该被解释为限制所附权利要求的范围的特定语言来描述实例。附图不是按比例的并且仅用于说明性目的。为了清楚起见，相同的元件已在不同的图中通过对应的附图标记来表示，如果未另有说明的话。术语“具有”、“包含”、“包括”、“包括”等等是开放性的，并且术语指示所述的结构、元件或特征的存在，但是不排除附加的元件或特征。冠词“一”、“一个”和“该”意图包括多个以及单个，除非上下文另有清楚地指示。术语“电连接”描述电连接的元件之间的永久性低欧姆连接，例如所涉及的元件之间的直接接触或者经由金属和/或高掺杂的半导体的低欧姆连接。附图通过指示紧跟在掺杂类型“n”或“p”之后的“-”或“+”来示出相对掺杂浓度。例如，“n-”是指低于“n”掺杂区的掺杂浓度的掺杂浓度，而“n+”掺杂区具有与“n”掺杂区相比更高的掺杂浓度。相同的相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。图1A和1B涉及用于制造多个相同半导体器件的半导体衬底500a的一部分。半导体衬底500a包括由单晶半导体材料（例如硅Si、碳化硅SiC、锗Ge、锗化硅SiGe、氮化镓GaN或砷化镓GaAs）形成的衬底层139。根据一个实施例，衬底层139可以是单晶硅或者碳化硅晶片。衬底层139可以是强n掺杂的或者强p掺杂的。第一子层131通过外延生长在衬底层139的表面上。在衬底层139有效地作为种子的情况下，与衬底层139配准地生长第一子层131，其中第一子层131的晶格记录（log）到衬底层139的晶体取向中。第一子层131可以是原位掺杂的，并且可以具有与衬底层139相同的导电类型或者相反的导电类型。衬底层139和第一子层131具有适用于对注入粒子形成沟道的晶向。在单晶材料（例如第一子层131）中的一些晶向上，存在直着延伸到晶体中的开放空间。开放空间形成沟道，电离的原子行进通过所述沟道而没有显著的散射。所述沟道通过掠射碰撞来引导电离的原子，使得电离的原子以比当倾斜注入到沟道时更大的距离到达入口表面。注入的离子沿着沟道方向的垂直分布示出对于硼和磷注入的比较低浓度变化的延伸范围。根据一个实施例，衬底层139具有菱形立方晶格（例如硅Si）。在菱形立方晶格的情况下，可以提供衬底层139，使得第一子层131的暴露的第一表面101a与{100