半导体装置以及半导体装置的制造方法与流程

本发明涉及半导体装置以及半导体装置的制造方法。

背景技术：

近年来，在显示装置、个人计算机等的驱动电路中，作为微细的开关元件而使用了晶体管、二极管等半导体装置。特别是，在显示装置中，半导体装置不仅使用于用来供给与各像素的灰度相应的电压或电流的选择晶体管，还使用于用来选择供给电压或电流的像素的驱动电路。半导体装置根据其用途的不同，所要求的特性也不同。例如，作为选择晶体管而使用的半导体装置要求截止电流低、半导体装置间的特性偏差小。此外，作为驱动电路而使用的半导体装置要求较高的导通电流。

在如上所述的显示装置中，以往开发了将非晶硅、低温多晶硅、单晶硅用于沟道的半导体装置。将非晶硅、低温多晶硅用于沟道的半导体装置能够以600℃以下的低温工艺来形成，所以能够使用玻璃基板来形成半导体装置。特别是，将非晶硅用于沟道的半导体装置能够以更简单的构造且400℃以下的低温工艺来形成，所以例如能够使用被称为第8代(2160×2460mm)的大型的玻璃基板来形成。但是，将非晶硅用于沟道的半导体装置由于迁移率低，所以不能使用于驱动电路。

此外，与将非晶硅用于沟道的半导体装置相比，将低温多晶硅或单晶硅用于沟道的半导体装置的迁移率更高，所以不仅能够使用于选择晶体管，而且能够使用于驱动电路的半导体装置。但是，将低温多晶硅或单晶硅用于沟道的半导体装置的构造以及工艺复杂。此外，需要以500℃以上的高温工艺来形成半导体装置，所以不能使用如上所述的大型的玻璃基板来形成半导体装置。此外，将非晶硅、低温多晶 硅、单晶硅用于沟道的半导体装置的截止电流均较高，在将这些半导体装置用于选择晶体管的情况下，难以长时间保持所施加的电压。

因此，最近进行了替代非晶硅、低温多晶硅、单晶硅而将氧化物半导体用于沟道的半导体装置的开发(例如特开2010-062229号公报)。已知将氧化物半导体用于沟道的半导体装置与将非晶硅用于沟道的半导体装置同样能够以单纯的构造且低温工艺形成半导体装置，且与将非晶硅用于沟道的半导体装置相比具有更高的迁移率。此外，已知将氧化物半导体用于沟道的半导体装置的截止电流非常低。

技术实现要素：

发明要解决的问题

但是，已知氧化物半导体对酸的耐性较弱，若与酸性水溶液接触则会被蚀刻。如日本特开2010－062229号公报所示地将氧化物半导体用于沟道的半导体装置中，在栅极电极、源极电极·漏极电极所使用的导电层的干式蚀刻中使用含有氯的气体。若通过该干式蚀刻而生成的含有氯的蚀刻生成物与水反应，则产生盐酸。盐酸对氧化物半导体进行蚀刻。若用于沟道的氧化物半导体被蚀刻，则不能得到半导体装置的期望的特性。此外，即使在氧化物半导体的蚀刻微小、半导体装置的初始特性并不异常的情况下，也如例如光照射所引起的特性变动那样半导体装置的可靠性降低。

本发明鉴于上述情况，目的是提供可靠性高的半导体装置的制造方法。

用于解决问题的手段

本发明的一个实施方式的半导体装置的制造方法，在绝缘层上形成使绝缘层的一部分露出的氧化物半导体层，对从氧化物半导体层露出的绝缘层进行使用了含有氯的气体的等离子处理，并将露出的绝缘层的表层的氯杂质除去。

本发明的一个实施方式的半导体装置的制造方法，对表面露出的绝缘层进行使用了含有氯的气体的等离子处理，并将露出的绝缘层的表层的氯杂质除去，在露出的绝缘层上形成氧化物半导体层。

本发明的一个实施方式的半导体装置具有栅极电极、栅极电极上的栅极绝缘层、隔着栅极绝缘层而与栅极电极对置的氧化物半导体层、以及氧化物半导体层上的与氧化物半导体层连接的源极电极·漏极电极，从氧化物半导体层以及源极电极·漏极电极露出的区域的栅极绝缘层的膜厚比氧化物半导体层下的栅极绝缘层的膜厚以及源极电极·漏极电极下的栅极绝缘层的膜厚薄。

本发明的一个实施方式的半导体装置具有基底层、基底层上的源极电极·漏极电极、以及从源极电极·漏极电极露出的基底层上的与源极电极·漏极电极连接的氧化物半导体层、氧化物半导体层上的栅极绝缘层、以及隔着栅极绝缘层而与氧化物半导体层对置的栅极电极，氧化物半导体层下的基底层的膜厚比源极电极·漏极电极下的基底层的膜厚薄。

附图说明

图1是表示本发明的一个实施方式的半导体装置的概要的俯视图。

图2是表示本发明的一个实施方式的半导体装置的概要的A－A’截面图；

图3是表示本发明的一个实施方式的半导体装置的概要的B－B’截面图。

图4是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极电极的工序的A－A’截面图。

图5是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极电极的工序的B－B’截面图。

图6是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极绝缘层的工序的A－A’截面图。

图7是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极绝缘层的工序的B－B’截面图。

图8是表示在本发明的一个实施方式的半导体装置的制造方法中，形成氧化物半导体层的工序的A－A’截面图。

图9是表示在本发明的一个实施方式的半导体装置的制造方法中， 形成氧化物半导体层的工序的B－B’截面图。

图10是表示在本发明的一个实施方式的半导体装置的制造方法中，形成源极电极·漏极电极的工序的A－A’截面图。

图11是表示在本发明的一个实施方式的半导体装置的制造方法中，形成源极电极·漏极电极的工序的B－B’截面图。

图12是表示在本发明的一个实施方式的半导体装置的制造方法中，进行将氯杂质除去的氯除去处理的工序的A－A’截面图。

图13是表示在本发明的一个实施方式的半导体装置的制造方法中，进行将氯杂质除去的氯除去处理的工序的B－B’截面图。

图14是表示本发明的一个实施方式的半导体装置的概要的俯视图。

图15是表示本发明的一个实施方式的半导体装置的概要的C－C’截面图。

图16是表示本发明的一个实施方式的半导体装置的概要的D－D’截面图。

图17是表示在本发明的一个实施方式的半导体装置的制造方法中，形成源极电极·漏极电极的工序的C－C’截面图。

图18是表示在本发明的一个实施方式的半导体装置的制造方法中，形成源极电极·漏极电极的工序的D－D’截面图。

图19是表示在本发明的一个实施方式的半导体装置的制造方法中，进行将氯杂质除去的氯除去处理的工序的C－C’截面图。

图20是表示在本发明的一个实施方式的半导体装置的制造方法中，进行将氯杂质除去的氯除去处理的工序的D－D’截面图。

图21是表示在本发明的一个实施方式的半导体装置的制造方法中，形成氧化物半导体层的工序的C－C’截面图。

图22是表示在本发明的一个实施方式的半导体装置的制造方法中，形成氧化物半导体层的工序的D－D’截面图。

图23是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极绝缘层的工序的C－C’截面图。

图24是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极绝缘层的工序的D－D’截面图。

图25是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极电极的工序的C－C’截面图。

图26是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极电极的工序的D－D’截面图。

图27是表示本发明的一个实施方式的半导体装置的概要的C－C’截面图。

图28是表示本发明的一个实施方式的半导体装置的概要的D－D’截面图。

图29是表示在本发明的一个实施方式的半导体装置的制造方法中，形成氧化物半导体层的工序的C－C’截面图。

图30是表示在本发明的一个实施方式的半导体装置的制造方法中，形成氧化物半导体层的工序的D－D’截面图。

图31是表示在本发明的一个实施方式的半导体装置的制造方法中，形成源极电极·漏极电极的工序的C－C’截面图。

图32是表示在本发明的一个实施方式的半导体装置的制造方法中，形成源极电极·漏极电极的工序的D－D’截面图。

图33是表示在本发明的一个实施方式的半导体装置的制造方法中，进行将氯杂质除去的氯除去处理的工序的C－C’截面图。

图34是表示在本发明的一个实施方式的半导体装置的制造方法中，进行将氯杂质除去的氯除去处理的工序的D－D’截面图。

图35是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极绝缘层的工序的C－C’截面图。

图36是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极绝缘层的工序的D－D’截面图。

图37是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极电极的工序的C－C’截面图。

图38是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极电极的工序的D－D’截面图。

图39A是表示本发明的实施例以及比较例的样品制作方法的图。

图39B是表示本发明的实施例以及比较例的样品制作方法的图。

图39C是表示本发明的实施例以及比较例的样品制作方法的图。

图40A是表示本发明的实施例以及比较例的样品制作方法的图。

图40B是表示本发明的实施例以及比较例的样品制作方法的图。

图41是表示使用本发明的实施例的样品而进行了评价的ToF－SIMS分析结果的图。

图42是表示使用本发明的比较例的样品而进行了评价的ToF－SIMS分析结果的图。

图43是表示使用本发明的实施例的样品而制作出的晶体管的可靠性试验结果的图。

图44是表示使用本发明的比较例的样品而制作出的晶体管的可靠性试验结果的图。

图45是表示使用本发明的实施例的样品而制作出的晶体管的光学显微镜照片的图。

图46是表示图45的E－E’的截面示意图的图。

图47是表示使用本发明的比较例的样品而制作出的晶体管的光学显微镜照片的图。

图48是表示图47的E－E’的截面示意图的图。

图49是表示使用本发明的实施例的样品而制作出的晶体管的光学显微镜照片的图。

图50是表示图49的F－F’的截面示意图的图。

图51是表示使用本发明的比较例的样品而制作出的晶体管的光学显微镜照片的图。

图52是表示图51的F－F’的截面示意图的图。

具体实施方式

以下，参照附图对本发明的各实施方式进行说明。另外，公开不过是一例，对本领域技术人员来说，关于保有发明主旨的适当变更而能够容易想到的方案，当然包含在本发明的范围内。此外，关于附图，为了使说明更加明确，存在与实际的形态相比，示意性地表示各部分的宽度、厚度、形状的情况，但只不过是一例，不限定本发明的解释。 此外，在本说明书和各图中，有时对与关于已记载的图进行过说明的要素相同的要素赋予相同的标号，适当省略详细的说明。

此外，以下所示的实施方式的说明中，“将第1部件与第2部件连接”是指至少将第1部件与第2部件电连接。也就是说，第1部件与第2部件既可以物理上连接，也可以在第1部件与第2部件之间设有其他部件。

〈实施方式1〉

使用图1至图3对本发明的一个实施方式的半导体装置的概要进行说明。关于实施方式1的半导体装置10，说明液晶显示装置(Liquid Crystal Display Device：LCD)、显示部中利用了有机EL元件或量子点等自发光元件(Organic Light－Emitting Diode：OLED)的自发光显示装置、或电子纸等反射型显示装置的各像素或驱动电路中使用的半导体装置。

但是，本发明的半导体装置不限定于在显示装置中使用的半导体装置，例如能够用于微处理单元(Micro-Processing Unit：MPU)等的集成电路(Integrated Circuit：IC)。此外，实施方式1的半导体装置10中，例示作为沟道而使用了氧化物半导体的构造。在此，实施方式1中作为半导体装置而例示晶体管，但这并不是将本发明的半导体装置限定于晶体管。

[半导体装置10的构造]

图1是表示本发明的一个实施方式的半导体装置的概要的俯视图。此外，图2是表示本发明的一个实施方式的半导体装置的概要的A－A’截面图。此外，图3是表示本发明的一个实施方式的半导体装置的概要的B－B’截面图。如图1至图3所示，半导体装置10具有基板100、基底层110、栅极电极120、栅极绝缘层130、氧化物半导体层140、源极电极·漏极电极150以及保护层160。半导体装置10底栅型晶体管。

基底层110配置在基板100上。栅极电极120配置在基底层110上。栅极绝缘层130配置在栅极电极120上以及基底层110上。氧化物半导体层140隔着栅极绝缘层130而与栅极电极120对置地配置。如图1所示，俯视下，氧化物半导体层140的图案形成在栅极电极120 的图案的内侧。

如图3所示，栅极绝缘层130－1的膜厚比栅极绝缘层130－2的膜厚薄。栅极绝缘层130－1配置在没有配置氧化物半导体层140以及源极电极·漏极电极150的区域，也就是说配置在从氧化物半导体层140以及源极电极·漏极电极150露出的区域。栅极绝缘层130－2配置在氧化物半导体层140下。如图2所示，栅极绝缘层130－3的膜厚是与栅极绝缘层130－4的膜厚相同的膜厚。栅极绝缘层130－3配置在氧化物半导体层140下。栅极绝缘层130－4配置在源极电极·漏极电极150下。

如图2所示，源极电极·漏极电极150配置在氧化物半导体层140上以及没有配置氧化物半导体层140的栅极绝缘层130上。源极电极·漏极电极150与氧化物半导体层140连接。源极电极·漏极电极150具有相互隔开间隔而配置的一对电极，根据所施加的电压，一方成为源极电极，另一方成为漏极电极。在此，上述一对电极的间隔对应于半导体装置10的沟道长。此外，一对电极之间的氧化物半导体层140的膜厚比配置在源极电极·漏极电极150下的氧化物半导体层140的膜厚薄。

保护层160覆盖栅极绝缘层130、氧化物半导体层140以及源极电极·漏极电极150。

作为基板100，能够使用玻璃基板。此外，除了玻璃基板以外，还能够使用石英基板、蓝宝石基板、树脂基板等具有透光性的绝缘基板。此外，在不是显示装置的集成电路的情况下，能够使用硅基板、碳化硅基板、化合物半导体基板等半导体基板、不锈钢基板等导电性基板等不具有透光性的基板。

作为基底层110，能够使用能够抑制来自基板100的杂质向氧化物半导体层140扩散的材料。例如，作为基底层110，能够使用氮化硅(SiN_x)、氧氮化硅(SiN_xO_y)、氧化硅(SiO_x)、氮氧化硅(SiO_xN_y)、氮化铝(AlN_x)、氧氮化铝(AlN_xO_y)、氧化铝(AlO_x)、氮氧化铝(AlO_xN_y)等(x、y为任意的正的数值)。此外，也可以使用将这些膜层叠而成的构造。

在此，SiO_xN_y以及AlO_xN_y是含有比酸(O)少的量的氮(N)的硅化合物以及铝化合物。此外，SiN_xO_y以及AlN_xO_y是含有比氮少的量的氧的硅化合物以及铝化合物。

上述例示的基底层110既可以通过物理蒸镀法(Physical Vapor Deposition：PVD法)来形成，也可以通过化学蒸镀法(Chemical Vapor Deposition：CVD法)来形成。作为PVD法，能够使用溅射法、真空蒸镀法、电子束蒸镀法、镀层法及分子束外延(epitaxy)法等。此外，作为CVD法，能够使用热CVD法、等离子CVD法、催化剂CVD法(Cat(Catalytic)-CVD法或热丝(hot wire)CVD法)等。

栅极电极120能够使用一般的金属材料或导电性半导体材料。例如，能够使用铝(Al)、钛(Ti)、铬(Cr)、钴(Co)、镍(Ni)、锌(Zn)、钼(Mo)、铟(In)、锡(Sn)、铪(Hf)、钽(Ta)、钨(W)、铂(Pt)、铋(Bi)等。此外，也可以使用这些材料的合金。此外，也可以使用这些材料的氮化物。此外，也可以使用ITO(氧化铟锡)、IGO(氧化铟镓)、IZO(氧化铟锌)、GZO(镓作为杂质被添加的氧化锌)等导电性氧化物半导体。此外，也可以使用将这些膜层叠而成的构造。

作为栅极电极120而使用的材料优选使用以下材料：对将氧化物半导体用于沟道的半导体装置的制造工序中的热处理工序具有耐热性、且具有增强型的功函数的材料，所述增强型在对栅极电极120施加了0V时晶体管截止。

栅极绝缘层130与基底层110同样能够使用SiO_x、SiN_x、SiO_xN_y、SiN_xO_y、AlO_x、AlN_x、AlO_xN_y、AlN_xO_y等无机绝缘材料。栅极绝缘层130能够通过与基底层110相同的方法形成。栅极绝缘层130能够使用将这些绝缘层层叠而成的构造。栅极绝缘层130既可以是与基底层110相同的材料，也可以是不同的材料。

氧化物半导体层140能够使用具有半导体的特性的氧化金属。例如能够使用包含铟(In)、镓(Ga)、锌(Zn)以及氧(O)的氧化物半导体。特别是，能够使用具有In:Ga:Zn:O＝1:1:1:4的组成比的氧化物半导体。但是，在本发明中使用且包含In、Ga、Zn以及O的氧化物半导体不限定于上述的组成，也能够使用与上述不同的组成的氧化物半 导体。例如，为了提高迁移率，也可以增大In的比率。此外，为了增大带隙(bandgap)、减小因光照射导致的影响，也可以增大Ga的比率。

此外，也可以在包含In、Ga、Zn及O的氧化物半导体中添加其他元素，例如也可以添加Al、Sn等金属元素。此外，除了上述氧化物半导体以外，还能够使用氧化锌(ZnO)、氧化镍(NiO)、氧化锡(SnO₂)、氧化钛(TiO₂)、氧化钒(VO₂)、氧化铟(In₂O₃)、钛酸锶(SrTiO₃)等。另外，氧化物半导体层140既可以是非晶的，也可以是结晶性的。此外，氧化物半导体层140也可以是非晶和结晶的混相(multiphase)。

在此，源极电极·漏极电极150与栅极电极120同样能够使用一般的金属材料或导电性半导体材料。例如能够将Al、Ti、Cr、Co、Ni、Zn、Mo、In、Sn、Hf、Ta、W，Pt、Bi等作为源极电极·漏极电极150来使用。也可以将这些材料的合金作为源极电极·漏极电极150来使用。也可以将这些材料的氮化物作为源极电极·漏极电极150来使用。也可以将ITO、IGO、IZO、GZO等导电性氧化物半导体作为源极电极·漏极电极150来使用。也可以将层叠这些膜而成的构造作为源极电极·漏极电极150来使用。作为源极电极·漏极电极150而使用的材料优选使用对将氧化物半导体用于沟道的半导体装置的制造工序中的热处理工序具有耐热性、且与氧化物半导体层140的接触电阻低的材料。在此，为了得到与氧化物半导体层140良好的电接触，能够使用功函数比氧化物半导体层140小的金属材料。

保护层160与基底层110以及栅极绝缘层130同样，能够使用SiO_x、SiN_x、SiO_xN_y、SiN_xO_y、AlO_x、AlN_x、AlO_xN_y、AlN_xO_y等无机绝缘材料。此外，能够通过与基底层110相同的方法来形成。作为保护层160，除了上述的无机绝缘材料以外还能够使用TEOS层、有机绝缘材料。

在此，所谓TEOS层是指将TEOS(Tetra Ethyl Ortho Silicate，正硅酸乙酯)作为原料的CVD层、具有将基底的阶差缓和而平坦化的效果的膜。在此，基底层110以及栅极绝缘层130还能够使用TEOS层。

此外，作为有机绝缘材料，能够使用聚酰亚胺树脂、丙烯酸树脂、环氧树脂、硅树脂、氟树脂、硅氧烷树脂等。保护层160既可以将上述的材料以单层使用，也可以将上述材料层叠。例如，也可以使无机 绝缘材料以及有机绝缘材料层叠。

[半导体装置10的制造方法]

使用图4至图13，参照A－A’截面图以及B－B’截面图对本发明的实施方式1的半导体装置10的制造方法进行说明。图4以及图5是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极电极的工序的A－A’截面图以及B－B’截面图。如图4以及图5所示，在基板100上对基底层110以及栅极电极120进行成膜，通过光刻以及蚀刻形成图1所示的栅极电极120的图案。在此，栅极电极120的蚀刻优选在栅极电极120的蚀刻速率与基底层110的蚀刻速率之间的选择比大的条件下进行处理。

图6以及图7是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极绝缘层的工序的A－A’截面图以及B－B’截面图。如图6以及图7所示，在基底层110上以及栅极电极120上对栅极绝缘层130进行成膜。在此，根据需要，也可以在栅极绝缘层130设置开口部。

图8以及图9是表示在本发明的一个实施方式的半导体装置的制造方法中，形成氧化物半导体层的工序的A－A’截面图以及B－B’截面图。如图8以及图9所示，在栅极绝缘层130上对氧化物半导体层140进行成膜，通过光刻以及蚀刻，形成图1所示的氧化物半导体层140的图案。

氧化物半导体层140能够使用溅射法来进行成膜。氧化物半导体层140的蚀刻既可以通过干式蚀刻来进行，也可以通过湿式蚀刻来进行。在通过湿式蚀刻对氧化物半导体层140进行蚀刻的情况下，可以使用包含草酸的蚀刻剂、包含磷酸的蚀刻剂、或包含氟酸的蚀刻剂。

图10以及图11是表示在本发明的一个实施方式的半导体装置的制造方法中，形成源极电极·漏极电极的工序的A－A’截面图以及B－B’截面图。如图10以及图11所示，在栅极绝缘层130上以及氧化物半导体层140上形成源极电极·漏极电极150，通过光刻以及蚀刻，形成图1所示的源极电极·漏极电极150的图案。

源极电极·漏极电极150的蚀刻可以使用利用了含有氯的气体的 干式蚀刻。通过该干式蚀刻对源极电极·漏极电极150进行蚀刻，源极电极·漏极电极150的下层的氧化物半导体层140的一部分以及栅极绝缘层130的一部分露出。图10以及图11中，为了抑制产生源极电极·漏极电极150的蚀刻剩余，对通过干式蚀刻而露出的氧化物半导体层140进行半蚀刻。也就是说，将氧化物半导体层140蚀刻为，与配置在源极电极·漏极电极150下的氧化物半导体层140的膜厚相比，从源极电极·漏极电极150露出的氧化物半导体层140的膜厚薄。在此，被半蚀刻的氧化物半导体层140的膜厚没有特别限定，与没有被半蚀刻的区域的氧化物半导体层140的膜厚相比，既可以是它的一半以上，也可以是它的一半以下。

作为在干式蚀刻中使用的气体，可以将氯(Cl₂)、三氯化硼(BCl₃)、四氯化碳(CCl₄)等的气体单体使用或复合起来使用。此外，作为干式蚀刻，可以使用反应性离子蚀刻(Reactive Ion Etching；RIE)。例如，可以使用利用了混合Cl₂以及BCl₃而成的气体的干式蚀刻。此外，作为干式蚀刻，可以使用RIE或利用上述的气体的等离子处理。

在此，该干式蚀刻中，例如由SiO_x、SiN_x、SiO_xN_y、SiN_xO_y、AlO_x、AlN_x、AlO_xN_y、AlN_xO_y等无机绝缘材料形成的栅极绝缘层130几乎不被蚀刻，因此图11所示的从氧化物半导体层140露出的区域132的栅极绝缘层130几乎不被蚀刻。即使在通过该干式蚀刻而栅极绝缘层130被蚀刻的情况下，区域132的栅极绝缘层130的蚀刻量也比上述的氧化物半导体层140的蚀刻量少。

在此，区域132的栅极绝缘层130暴露于干式蚀刻气氛中。换言之，区域132的栅极绝缘层130暴露于使用了含有氯的气体的等离子体中。因此，在区域132的栅极绝缘层130表面附着含有氯的蚀刻生成物。或者从区域132的栅极绝缘层130的表面向一定的深度的区域打入氯原子、氯离子。在此，可以将上述的蚀刻生成物以及打入的氯原子、氯离子称为氯杂质，氯杂质可以存在于栅极绝缘层130的表层。上述的氯杂质不限定于由源极电极·漏极电极150的干式蚀刻带来的氯杂质，还有其他的通过使用了含有氯的气体的等离子处理而生成的情况。

若上述的氯杂质与水反应则产生盐酸。例如，若在图10以及图11所示的构造的状态下将基板洗净，则存在于区域132的栅极绝缘层130的氯杂质与水反应，产生盐酸。在区域132中产生的盐酸对从源极电极·漏极电极150露出的氧化物半导体层140进行蚀刻。此外，在基板从干式蚀刻等的真空装置被放出到大气中时，大气中的水分与上述的氯杂质反应而产生盐酸。此外，栅极绝缘层130或通过后面的工序形成在栅极绝缘层130上的保护层160的膜中包含的水分与上述的氯杂质反应而产生盐酸。因此，为了防止盐酸的产生，需要除去上述的氯杂质。

图12以及图13是表示在本发明的一个实施方式的半导体装置的制造方法中，进行将氯杂质除去的氯除去处理的工序的A－A’截面图以及B－B’截面图。如图12以及图13所示，进行将存在于从氧化物半导体层140露出的区域132(参照图11)的栅极绝缘层130的表层上的氯杂质除去的氯除去处理。

氯除去处理可以利用使用了含有氟的气体的干式蚀刻。通过该干式蚀刻，残存氯杂质的区域132的栅极绝缘层130、即从源极电极·漏极电极150以及氧化物半导体层140露出的栅极绝缘层130被半蚀刻。通过该干式蚀刻，能够将存在于区域132的栅极绝缘层130的表层上的氯杂质除去。在此，被半蚀刻的栅极绝缘层130的膜厚没有特别限定，与没有被半蚀刻的区域的栅极绝缘层130的膜厚相比，既可以是它的一半以上，也可以是它的一半以下。

在此，作为在氯除去处理中的干式蚀刻中使用的气体，可以将四氟化碳(CF₄)、三氟甲烷(CHF₃)、氟利昂(C₂F₆)、六氟化硫(SF₆)等气体单体使用或复合起来使用。例如，可以利用使用了混合CF₄以及CHF₃而成的气体的干式蚀刻。此外，作为干式蚀刻，可以利用RIE或使用上述的气体的等离子处理。

在此，在氯除去处理中的干式蚀刻中，氧化物半导体层140几乎不被蚀刻，因此图12以及图13所示的从源极电极·漏极电极150露出的区域142的氧化物半导体层140几乎不被蚀刻。即使在通过氯除去处理中的干式蚀刻而氧化物半导体层140被蚀刻的情况下，区域142 的氧化物半导体层140的蚀刻量也比上述的栅极绝缘层130的蚀刻量少。

栅极绝缘层130的半蚀刻的深度可以根据存在氯杂质的位置(例如，SIMS分析中的氯原子的深度剖析)来决定。例如，在氯杂质附着于栅极绝缘层130的表面的情况下，通过干式蚀刻将氯杂质除去，即便较少只要栅极绝缘层130被蚀刻即可。另一方面，在距栅极绝缘层130的表面为一定的深度的区域中打入了氯原子或氯离子的情况下，优选的是，栅极绝缘层130蚀刻到氯原子或氯离子所打入的深度以上。

上述中，作为氯除去处理的方法而例示了使用含有氟的气体的干式蚀刻，但不限定于该方法。例如，也可以通过使用不含有氯的气体的干式蚀刻来进行氯除去处理。此外，除了干式蚀刻以外，也可以通过等离子处理、反溅射处理等方法来进行氯除去处理。此外，也可以通过使用了药液的湿式蚀刻来进行氯除去处理。

在此，若氯杂质与水反应则产生盐酸，因此在上述的源极电极·漏极电极150的干式蚀刻工序与氯除去处理工序之间也可以保持真空。通过在两个工序之间保持真空，能够抑制因大气中的水分而产生盐酸。

并且，在图12以及图13所示的基板的整个面对保护层160进行成膜。通过如上所述的制造工序，能够形成本发明的实施方式1的半导体装置10。

如以上那样，根据本发明的实施方式1的半导体装置10的制造方法，能够通过使用了含有氯的气体的等离子处理来除去在栅极绝缘层130的表层生成的氯杂质。因此，能够抑制在之后的工序中产生盐酸，因而能够抑制氧化物半导体层140被蚀刻。结果，能够得到可靠性高的半导体装置。

〈实施方式2〉

使用图14至图16对本发明的一个实施方式的半导体装置的概要进行说明。关于实施方式2的半导体装置10A，说明液晶显示装置(Liquid Crystal Display Device：LCD)、显示部中利用了有机EL元件或量子点等自发光元件(Organic Light－Emitting Diode：OLED)的自发光显示装置、或电子纸等反射型显示装置的各像素或驱动电路中使 用的半导体装置。

[半导体装置10A的构造]

图14是表示本发明的一个实施方式的半导体装置的概要的俯视图。此外，图15是表示本发明的一个实施方式的半导体装置的概要的C－C’截面图。此外，图16是表示本发明的一个实施方式的半导体装置的概要的D－D’截面图。如图14至如图16所示，半导体装置10A具有基板100A、基底层110A、源极电极·漏极电极150A、氧化物半导体层140A、栅极绝缘层130A、栅极电极120A以及保护层160A。半导体装置10A是顶栅型晶体管。

基底层110A配置在基板100A上。源极电极·漏极电极150A配置在基底层110A上，设有开口部152A。氧化物半导体层140A配置在位于开口部152A的底部的基底层110A上以及源极电极·漏极电极150A上。换言之，可以说氧化物半导体层140A配置在从源极电极·漏极电极150A露出的基底层110A上，与源极电极·漏极电极150A连接。

栅极绝缘层130A配置在氧化物半导体层140A上以及源极电极·漏极电极150A上。栅极电极120A隔着栅极绝缘层130A而与氧化物半导体层140A对置地配置。如图14所示，在俯视下，栅极电极120A覆盖氧化物半导体层140A。也就是说，氧化物半导体层140A的图案形成在栅极电极120A的图案的内侧。

如图15以及图16所示，没有配置源极电极·漏极电极150A的区域、即从源极电极·漏极电极150A露出而与氧化物半导体层140A接触的基底层110A－1的膜厚比源极电极·漏极电极150A下的基底层110A－2的膜厚薄。

源极电极·漏极电极150A具有相互隔开间隔而配置的一对电极，根据所施加的电压，一方成为源极电极，另一方成为漏极电极。在此，上述的一对电极的间隔对应于半导体装置10A的沟道长。

保护层160A覆盖栅极电极120A以及栅极绝缘层130A。

在此，基板100A、基底层110A、栅极电极120A、栅极绝缘层130A、氧化物半导体层140A、源极电极·漏极电极150A以及保护层160A可 以使用与实施方式1的半导体装置10相同的材料。

[半导体装置10A的制造方法]

使用图17至图26，参照C－C’截面图以及D－D’截面图对本发明的实施方式2的半导体装置10A的制造方法进行说明。图17以及图18是表示在本发明的一个实施方式的半导体装置的制造方法中，形成源极电极·漏极电极的工序的C－C’截面图以及D－D’截面图。如图17以及图18所示，在基板100A上对基底层110A以及源极电极·漏极电极150A进行成膜，通过光刻以及蚀刻形成图14所示的源极电极·漏极电极150A的图案。在此，源极电极·漏极电极150A的蚀刻优选在源极电极·漏极电极150A的蚀刻速率与基底层110A的蚀刻速率之间的选择比大的条件下进行处理。

源极电极·漏极电极150A的蚀刻可以利用使用了含有氯的气体的干式蚀刻。通过该干式蚀刻，源极电极·漏极电极150A被蚀刻，源极电极·漏极电极150A的下层的基底层110A的一部分露出。在此，为了抑制发生源极电极·漏极电极150A的蚀刻剩余，优选进行过蚀刻(over etching)，直到通过干式蚀刻，基底层110A完全露出。

作为干式蚀刻中使用的气体，可以将Cl₂、BCl₃、CCl₄等气体单体使用或复合起来使用。此外，作为干式蚀刻，可以利用RIE。例如，可以利用使用了混合Cl₂以及BCl₃而成的气体的干式蚀刻。此外，作为干式蚀刻，可以利用RIE或使用上述的气体的等离子处理。

在此，该干式蚀刻中，例如由SiO_x、SiN_x、SiO_xN_y、SiN_xO_y、AlO_x、AlN_x、AlO_xN_y、AlN_xO_y等无机绝缘材料形成的基底层110A几乎不被蚀刻，因此图17以及图18所示的从源极电极·漏极电极150A露出的区域112A、114A的基底层110A几乎不被蚀刻。

在此，区域112A、114A的基底层110A暴露于干式蚀刻气氛中。换言之，区域112A、114A的基底层110A暴露于使用了含有氯的气体的等离子体中。因此，氯杂质附着或被打入到基底层110A的表层。上述的氯杂质不限定于由源极电极·漏极电极150的干式蚀刻带来的氯杂质，还有其他通过使用含有氯的气体的等离子处理而生成的情况。

若上述的氯杂质与水反应则产生盐酸。例如，若在图17以及图18 所示的构造的状态下将基板洗净，则存在于区域112A、114A的基底层110A上的氯杂质与水反应，产生盐酸。或者，在之后的工序中形成在区域112A、114A的基底层110A上的氧化物半导体层140A中包含的水分与氯杂质反应而产生盐酸。在此，若产生盐酸，则配置在区域112A、114A上的氧化物半导体层140A被蚀刻。因此，为了防止盐酸的产生，需要将上述的氯杂质除去。

图19以及图20是表示在本发明的一个实施方式的半导体装置的制造方法中，进行将氯杂质除去的氯除去处理的工序的C－C’截面图以及D－D’截面图。如图19以及图20所示，进行将存在于区域112A、114A的基底层110A的氯杂质除去的氯除去处理。

氯除去处理可以利用使用了含有氟的气体的干式蚀刻。通过该干式蚀刻，残存氯杂质的区域112A、114A的基底层110A、即从源极电极·漏极电极150A露出的基底层110A被半蚀刻。通过该干式蚀刻，能够将存在于区域112A、114A的基底层110A的表层上的氯杂质除去。在此，被半蚀刻的基底层110A的膜厚没有特别限定，与没有被半蚀刻的区域的基底层110A的膜厚相比，既可以是它的一半以上，也可以是它的一半以下。

在此，作为在氯除去处理中的干式蚀刻中使用的气体，可以将CF₄、CHF₃、C₂F₆、SF₆等气体单体使用或复合起来使用。例如，可以利用使用了混合CF₄以及CHF₃而成的气体的干式蚀刻。此外，作为干式蚀刻，可以利用RIE或使用上述的气体的等离子处理。

基底层110A的半蚀刻的深度能够根据氯杂质存在的位置来决定。例如，在氯杂质附着于基底层110A的表面的情况下，通过干式蚀刻将氯杂质除去，即便较少只要基底层110A被蚀刻即可。另一方面，在距基底层110A的表面为一定的深度的区域打入了氯原子或氯离子的情况下，基底层110A优选的是蚀刻到氯原子或氯离子所打入的深度以上。

上述中，作为氯除去处理的方法而例示了使用含有氟的气体的干式蚀刻，但不限定于该方法。例如，也可以通过使用不含有氯的气体的干式蚀刻来进行氯除去处理。此外，除了干式蚀刻以外，也可以通过等离子处理、反溅射处理等方法来进行氯除去处理。此外，也可以 通过使用药液的湿式蚀刻来进行氯除去处理。

在此，若氯杂质与水反应则产生盐酸，因此在上述的源极电极·漏极电极150A的干式蚀刻工序与氯除去处理工序之间也可以保持真空。通过在两个工序间保持真空，能够抑制因大气中的水分而产生盐酸。

图21以及图22是表示在本发明的一个实施方式的半导体装置的制造方法中，形成氧化物半导体层的工序的C－C’截面图以及D－D’截面图。如图21以及图22所示，在基底层110A上以及源极电极·漏极电极150A上对氧化物半导体层140A进行成膜，通过光刻以及蚀刻形成图14所示的氧化物半导体层140A的图案。

氧化物半导体层140A能够使用溅射法来成膜。氧化物半导体层140A的蚀刻既可以通过干式蚀刻来进行，也可以通过湿式蚀刻来进行。在通过湿式蚀刻对氧化物半导体层140A进行蚀刻的情况下，可以使用包含草酸的蚀刻剂、包含磷酸的蚀刻剂、或包含氟酸的蚀刻剂。

图23以及图24是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极绝缘层的工序的C－C’截面图以及D－D’截面图。如图23以及图24所示，在源极电极·漏极电极150A上以及氧化物半导体层140A上对栅极绝缘层130A进行成膜。在此，根据需要，也可以在栅极绝缘层130A设置开口部。

图25以及图26是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极电极的工序的C－C’截面图以及D－D’截面图。如图25以及图26所示，在栅极绝缘层130A上对栅极电极120A进行成膜，通过光刻以及蚀刻，形成图14所示的栅极电极120A的图案。在此，栅极电极120A的蚀刻优选在栅极电极120A的蚀刻速率与栅极绝缘层130A的蚀刻速率之间的选择比大的条件下进行处理。

并且，在图25以及图26所示的基板的整个面对保护层160A进行成膜。通过如上所述的制造工序，能够形成本发明的实施方式2的半导体装置10A。

如以上那样，根据本发明的实施方式2的半导体装置10A的制造方法，能够通过使用含有氯的气体的等离子处理来除去在基底层110A的表层生成的氯杂质。因此，能够抑制在之后的工序中产生盐酸，因 而能够抑制氧化物半导体层140A被蚀刻。结果，能够得到可靠性高的半导体装置。

〈实施方式3〉

使用图27以及图28对本发明的一个实施方式的半导体装置的概要进行说明。关于实施方式3的半导体装置10B，说明液晶显示装置(Liquid Crystal Display Device：LCD)、显示部中利用了有机EL元件或量子点等自发光元件(Organic Light－Emitting Diode：OLED)的自发光显示装置、或电子纸等反射型显示装置的各像素或驱动电路中使用的半导体装置。

[半导体装置10B的构造]

半导体装置10B的俯视图与实施方式2的半导体装置10A的俯视图(图14)相同，因此参照图14进行说明。图27是表示本发明的一个实施方式的半导体装置的概要的C－C’截面图。图28是表示本发明的一个实施方式的半导体装置的概要的D－D’截面图。如图27以及图28所示，半导体装置10B具有基板100B、基底层110B、氧化物半导体层140B、源极电极·漏极电极150B、栅极绝缘层130B、栅极电极120B以及保护层160B。半导体装置10B是顶栅型晶体管。

基底层110B配置在基板100B上。氧化物半导体层140B配置在基底层110B上。源极电极·漏极电极150B配置在氧化物半导体层140B上，被构图为将氧化物半导体层140B的一部分露出。在此，从氧化物半导体层140B露出的区域的基底层110B－1的膜厚比在上方配置有氧化物半导体层140B或源极电极·漏极电极150B的区域的基底层110B－2的膜厚薄。此外，从源极电极·漏极电极150B露出的区域的氧化物半导体层140B－1的膜厚比在上方配置有源极电极·漏极电极150B的区域的氧化物半导体层140B－2的膜厚薄。

栅极绝缘层130B配置在氧化物半导体层140B上以及源极电极·漏极电极150B上。栅极电极120B隔着栅极绝缘层130B而与氧化物半导体层140B对置地配置。在此，与图14同样，在俯视下，栅极电极120B配置成覆盖氧化物半导体层140B。也就是说，氧化物半导体层140B的图案形成在栅极电极120B的图案的内侧。

源极电极·漏极电极150B具有相互隔开间隔而配置的一对电极，根据所施加的电压，一方成为源极电极，另一方成为漏极电极。在此，上述一对电极的间隔对应于半导体装置10B的沟道长。

保护层160B覆盖栅极电极120B以及栅极绝缘层130B。

在此，基板100B、基底层110B、栅极电极120B、栅极绝缘层130B、氧化物半导体层140B、源极电极·漏极电极150B以及保护层160B可以使用与实施方式1的半导体装置10相同的材料。

[半导体装置10B的制造方法]

使用图29至图38，参照C－C’截面图以及D－D’截面图对本发明的实施方式3的半导体装置10B的制造方法进行说明。图29以及图30是表示在本发明的一个实施方式的半导体装置的制造方法中，形成氧化物半导体层的工序的C－C’截面图以及D－D’截面图。如图29以及图30所示，在基板100B上对基底层110B以及氧化物半导体层140B进行成膜，通过光刻以及蚀刻，形成与图14相同的氧化物半导体层140B的图案。

氧化物半导体层140B可以使用溅射法来成膜。氧化物半导体层140B的蚀刻既可以通过干式蚀刻来进行，也可以通过湿式蚀刻来进行。在通过湿式蚀刻对氧化物半导体层140B进行蚀刻的情况下，可以使用包含草酸的蚀刻剂、包含磷酸的蚀刻剂、或包含氟酸的蚀刻剂。

图31以及图32是表示在本发明的一个实施方式的半导体装置的制造方法中，形成源极电极·漏极电极的工序的C－C’截面图以及D－D’截面图。如图31以及图32所示，在基底层110B上以及氧化物半导体层140B上形成源极电极·漏极电极150B，通过光刻以及蚀刻，形成与图14相同的源极电极·漏极电极150B的图案。

源极电极·漏极电极150B的蚀刻可以利用使用了含有氯的气体的干式蚀刻。通过该干式蚀刻，源极电极·漏极电极150B被蚀刻，源极电极·漏极电极150B的下层的氧化物半导体层140B的一部分以及基底层110B的一部分露出。在此，为了抑制发生源极电极·漏极电极150A的蚀刻剩余，将通过干式蚀刻而露出的氧化物半导体层140B进行半蚀刻。也就是说，氧化物半导体层140B被蚀刻为从源极电极·漏极电极 150B露出的氧化物半导体层140B－1的膜厚比配置在源极电极·漏极电极150B下的氧化物半导体层140B－2的膜厚薄。在此，被半蚀刻的氧化物半导体层140B的膜厚没有特别限定，与没有被半蚀刻的区域的氧化物半导体层140B的膜厚相比，既可以是它的一半以上，也可以是它的一半以下。

作为在干式蚀刻中使用的气体，可以将Cl₂、BCl₃、CCl₄等气体单体使用或复合起来使用。此外，作为干式蚀刻，可以利用RIE。例如，可以利用使用了混合Cl₂以及BCl₃而成的气体的干式蚀刻。此外，作为干式蚀刻，可以利用RIE或使用了上述的气体的等离子处理。

在此，该干式蚀刻中，例如由SiO_x、SiN_x、SiO_xN_y、SiN_xO_y、AlO_x、AlN_x、AlO_xN_y、AlN_xO_y等无机绝缘材料形成的基底层110B几乎不被蚀刻，因此从图32所示的源极电极·漏极电极150B以及氧化物半导体层140B露出的区域114B的基底层110B几乎不被蚀刻。

在此，区域114B的基底层110B暴露于干式蚀刻气氛中。换言之，区域114B的基底层110B暴露于使用了含有氯的气体的等离子体中。因此，氯杂质附着或打入到基底层110B的表层。上述的氯杂质不限定于由源极电极·漏极电极150B的干式蚀刻带来的氯杂质，还有其他通过使用含有氯的气体的等离子处理而生成的情况。

若上述的氯杂质与水反应则产生盐酸。例如，若在图31以及图32所示的构造的状态下将基板洗净，则存在于区域114B的基底层110B上的氯杂质与水反应，产生盐酸。或者，在之后的工序中形成在区域114B的基底层110B上的氧化物半导体层140B中包含的水分与氯杂质反应而产生盐酸。在此，若产生盐酸，则配置在区域114B上的氧化物半导体层140B被蚀刻。因此，为了防止盐酸的产生，需要将上述的氯杂质除去。

图33以及图34是表示在本发明的一个实施方式的半导体装置的制造方法中，进行将氯杂质除去的氯除去处理的工序的C－C’截面图以及D－D’截面图。如图33以及图34所示，进行将存在于区域114B的基底层110B上的氯杂质除去的氯除去处理。

氯除去处理可以利用使用了含有氟的气体的干式蚀刻。通过该干 式蚀刻，残存氯杂质的区域114B的基底层110B、即从源极电极·漏极电极150B以及氧化物半导体层140B露出的基底层110B被半蚀刻。通过该干式蚀刻，能够将存在于区域114B的基底层110B的表层上的氯杂质除去。在此，被半蚀刻的基底层110B－1的膜厚没有特别限定，与没有被半蚀刻的区域的基底层110B－2的膜厚相比，既可以是它的一半以上，也可以是它的一半以下。

在此，作为在氯除去处理中的干式蚀刻中使用的气体，可以将CF₄、CHF₃、C₂F₆、SF₆等气体单体使用或复合起来使用。例如，可以利用使用将CF₄以及CHF₃混合的气体的干式蚀刻。此外，作为干式蚀刻，可以利用RIE或使用上述的气体的等离子处理。

基底层110B的半蚀刻的深度可以根据氯杂质存在的位置来决定。例如，在氯杂质附着在基底层110B的表面的情况下，通过干式蚀刻将氯杂质蚀刻，即便较少只要基底层110B被蚀刻即可。另一方面，在距基底层110B的表面为一定的深度的区域中打入了氯原子或氯离子的情况下，基底层110B优选的是蚀刻到氯原子或氯离子所打入的深度以上。

上述中，作为氯除去处理的方法而例示了使用含有氟的气体的干式蚀刻，但不限定于该方法。例如，也可以通过使用不含有氯的气体的干式蚀刻来进行氯除去处理。此外，除了干式蚀刻以外，也可以通过等离子处理、反溅射处理等方法来进行氯除去处理。此外，也可以通过使用了药液的湿式蚀刻来进行氯除去处理。

在此，若氯杂质与水反应则产生盐酸，因此在上述的源极电极·漏极电极150B的干式蚀刻工序与氯除去处理工序之间也可以保持真空。通过在两个工序间保持真空，能够抑制因大气中的水分而产生盐酸。

图35以及图36是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极绝缘层的工序的C－C’截面图以及D－D’截面图。如图35以及图36所示，在源极电极·漏极电极150B上以及氧化物半导体层140B上对栅极绝缘层130B进行成膜。在此，根据需要，也可以在栅极绝缘层130B设置开口部。

图37以及图38是表示在本发明的一个实施方式的半导体装置的制造方法中，形成栅极电极的工序的C－C’截面图以及D－D’截面 图。如图37以及图38所示，在栅极绝缘层130B上对栅极电极120B进行成膜，通过光刻以及蚀刻，形成与图14相同的栅极电极120B的图案。在此，栅极电极120B的蚀刻优选的是在栅极电极120B的蚀刻速率与栅极绝缘层130B的蚀刻速率之间的选择比大的条件下进行处理。

并且，在图37以及图38所示的基板的整个面对保护层160B进行成膜。通过如上所述的制造工序，能够形成本发明的实施方式3的半导体装置10B。

如以上那样，根据本发明的实施方式3的半导体装置10B的制造方法，能够通过使用含有氯的气体的等离子处理来除去在基底层110B的表层生成的氯杂质。因此，能够抑制在之后的工序中产生盐酸，因此能够抑制氧化物半导体层140B被蚀刻。结果，能够得到可靠性高的半导体装置。

【实施例】

以下，制作本发明的实施方式1以及实施方式2的半导体装置(实施例)及其比较例的半导体装置，说明附着或打入了氯杂质的绝缘层的杂质评价、晶体管特性的由光照射引起的特性变动评价以及光学显微镜评价的结果。

[杂质评价]

制作了用于再现实施方式1中的区域132的栅极绝缘层130(参照图11)以及实施方式2中的区域112A、114A的基底层110A(参照图17以及图18)的状态的试验样品。对于试验样品，使用飞行时间型二次离子质量分析法(Time－of－Flight Secondary Ion Mass Spectrometry；ToF－SIMS)，进行了试验样品的深度方向的杂质评价。

图39以及图40是表示本发明的实施例以及比较例的试验样品制作方法的图。首先如图39A所示，在硅基板200上，作为相当于基底层的绝缘层210而形成约500nm的SiO_x。接着，如图39B所示，对绝缘层210表面，作为使用含有氯的气体的干式蚀刻而进行了使用混合Cl₂以及BCl₃而成的气体的干式蚀刻(氯蚀刻220)。在此，绝缘层210几乎没有被氯蚀刻220蚀刻。接着，如图39C所示，对打入了氯杂质的绝缘层210，作为使用了含有氟的气体的干式蚀刻而进行使用了混合 CF₄、CHF₃以及Ar而成的气体的干式蚀刻(氟蚀刻230)。在此，绝缘层210通过氟蚀刻230被蚀刻约50nm。

在此，氯蚀刻220以及氟蚀刻230在以下的条件下处理。

[氯蚀刻220的条件]

·蚀刻方式：ECR(电子回旋共振，Electron Cyclotron Resonance)方式

·工艺气体：Cl₂/BCl₃＝90/60sccm

·腔室压力：20mTorr

·腔室温度：40℃

·偏置功率：50W

·电流值：400mA

[氟蚀刻230的条件]

·蚀刻方式：平行平板方式

·工艺气体：CF₄/CHF₃/Ar＝60/20/300sccm

·腔室压力：2Torr

·腔室温度：25℃

·RF功率：200W

·电极间的间隙：10mm

在此，对实施例的样品进行氟蚀刻230，但对比较例的样品不进行氟蚀刻230。也就是说，实施例的样品与比较例的样品的差异为制造方法中的氟蚀刻230的有无。

接着，如图40A所示，在绝缘层210上作为氧化物半导体层240而通过溅射法成膜了约80nm的IGZO。在此，作为IGZO，使用具有In:Ga:Zn:O＝1:1:1:4的组成比的IGZO靶材。接着，如图40B所示，在氧化物半导体层240上作为保护层250而形成约200nm的SiO_x。对于图40B所示的构造的样品，从样品的上方(形成有保护层250的一侧)通过ToF－SIMS分析进行了分析。

图41以及图42是表示使用本发明的实施例以及比较例的样品而评价出的ToF－SIMS分析结果。图41以及图42中，绝缘层210被记为UC－SiO_x，氧化物半导体层240被记为IGZO，保护层250被记为Cap－ SiO_x。此外，将氯浓度(Cl浓度)用实线表示，将氧化镓浓度(GaO浓度)用虚线表示，将硅浓度(Si浓度)用空心线表示。如图41所示可以确认：实施例样品中，UC－SiO_x、IGZO、Cap－SiO_x的膜中、以及这些膜界面的Cl浓度分布没有示出特别的浓度梯度，而是大致一定的Cl浓度。

另一方面，如图42所示可以确认：比较例样品中，UC－SiO_x与IGZO之间的界面附近、以及IGZO与Cap－SiO_x之间的界面附近的Cl浓度比各薄膜中高。此外，可以确认：上述的两界面附近的Cl浓度比实施例样品高约1个数量级。也就是说，在比较例样品中，在氯蚀刻220的处理中被打入到UC－SiO_x的表层的氯杂质没有被除去，而是积存(pile up)在各薄膜的界面。另一方面，在实施例样品中，被打入到UC－SiOx的表层的氯杂质通过氟蚀刻230而被除去。

在此，可以认为：IGZO与Cap－SiO_x之间的界面附近的氯杂质的积存是原来存在于UC－SiO_x与IGZO之间的界面附近的氯杂质通过由Cap－SiO_x的成膜带来的热而扩散、并捕获在IGZO与Cap－SiO_x间的界面附近的结果。根据该结果，可以认为氯杂质通过热而扩散并积存在各薄膜层的界面。

[晶体管的特性变动评价]

制作实施方式1的半导体装置10(实施例)及其比较例的半导体装置。关于这些半导体装置，对被光照射的条件下的晶体管特性和不被光照射的条件下的晶体管特性进行了评价。在此，比较例的半导体装置是通过在半导体装置10的制造方法中省略氯除去处理的方法而制作的。

在此制作的半导体装置的沟道长(L)以及沟道宽度(W)是L/W＝6.0/6.0μm。也就是说，图1中的源极电极·漏极电极150的一对电极的间隔以及源极电极·漏极电极150的宽度均为6.0μm。晶体管特性的评价是通过将漏极电压VD固定在10V、将栅极电压VG从－20V至+20V进行扫描而测定漏极电流ID来得到ID－VG特性的评价。晶体管特性评价时的温度是85℃。此外，关于晶体管特性，在暗室进行，关于光照射，从保护层160侧对半导体装置的上方、即从源极电极·漏极电极150露出的氧化物半导体层140进行了光照射。作为照射光，使用7000勒克斯(lux)的白色LED。

图43以及图44是表示使用本发明的实施例以及比较例的样品而制作出的晶体管的可靠性试验结果的图。图43以及图44中，将不进行光照射而评价的晶体管特性(Dark特性)用实线表示，将进行光照射而评价的晶体管特性(Photo特性)用空心线表示。如图43所示，实施例样品中，几乎没有Dark特性与Photo特性的差异。另一方面，如图44所示，比较例样品中，与Dark特性相比，Photo特性的漏极电流ID的上升向栅极电压VG的负侧偏移，漏极电流ID的上升也平稳。也就是说可以认为，比较例样品中，沟道的氧化物半导体层中产生缺陷，相对于此，实施例样品中沟道的氧化物半导体层的缺陷产生得到了抑制。

[光学显微镜评价]

制作实施方式2的半导体装置10A(实施例)及其比较例的半导体装置。对于这些半导体装置，通过光学显微镜进行了形状评价。在此，比较例的半导体装置是通过在半导体装置10A的制造方法中省略氯除去处理的方法来制作的。

图45是表示使用本发明的实施例的样品来制作的晶体管的光学显微镜照片的图。图46是表示图45的E－E’的截面示意图的图。图47是表示使用本发明的比较例的样品来制作的晶体管的光学显微镜照片图。图48是表示图47的E－E’的截面示意图的图。

对图45所示的实施例和图47所示的比较例进行比较，实施例中没有确认到特别的氧化物半导体层140A的形状异常，但比较例中确认到在基底层110A与氧化物半导体层140A接触的区域145A中发生了形状异常。更具体地说比较例中在区域145A中确认到斑点149A。确认到该斑点149A的原因是，在图48的区域145A中，氧化物半导体层140A被蚀刻而形成了空洞。

图49是表示使用本发明的实施例的样品来制作的晶体管的光学显微镜照片的图。图50是表示图49的F－F’的截面示意图的图。图51是表示使用本发明的比较例的样品而制作出的晶体管的光学显微镜照片的图。图52是表示图51的F－F’的截面示意图的图。

对图49所示的实施例与图51所示的比较例进行比较，实施例中没有确认到特别的氧化物半导体层140A的形状异常，但比较例中确认到在基 底层110A与氧化物半导体层140A、以及氧化物半导体层140A与栅极绝缘层130A接触的区域147A中发生了形状异常。若更具体地说明，则比较例中在区域147A中确认到斑点149A。可以认为该斑点149A的原因是，在图52的区域147A中，氧化物半导体层140A被蚀刻而形成了空洞。

根据以上结果可以确认，实施例与比较例相比，没有各薄膜的界面处的氯杂质的积存，由光照射的有无带来的晶体管特性的变动较小，不发生形状异常。也就是说，实施例得到了与比较例相比可靠性高的半导体装置。

另外，本发明不限于上述的实施方式，在不脱离主旨的范围内能够进行适当变更。

附图标记说明

10：半导体装置

100：基板

110：基底层

112、114、132、142、145、147：区域

120：栅极电极

130：栅极绝缘层

140、240：氧化物半导体层

149：斑点

150：漏极电极

152：开口部

160、250：保护层

200：硅基板

210：绝缘层

220：氯蚀刻

230：氟蚀刻。