技术领域
本发明涉及一种高导热的功率器件封装，属于功率器件封装技术领域。
背景技术：
随着微波电路向大功率，高集成化，组装化，小型化发展，对基片衬底，底板和外壳等封装材料提出了越来越苛刻的要求，由于传统的电子封装材料已不能满足现代封装技术的发展要求，从而对具有良好的导热性和与集成电路芯片相匹配的新材料和新工艺提出了迫切的需求。而新材料的开发与运用需要花费大量的开发资金和长期的开发周期。
技术实现要素：
为了解决上述技术问题，本发明提供了一种高导热的功率器件封装。
为了达到上述目的，本发明所采用的技术方案是：
一种高导热的功率器件封装，包括高导热法兰，所述高导热法兰上从下往上依次镀有第一阻挡层、若干缓冲层以及第二阻挡层，所述第二阻挡层上焊接有芯片。
第一阻挡层和第二阻挡层均为镍钴层。
第一阻挡层和第二阻挡层的厚度为0.5~10 um。
缓冲层为软性材料构成的缓冲层。
缓冲层的厚度为0.05~10 um。
芯片采用共晶焊方式焊接。
镀层包裹导热法兰表面。
镀层覆盖部分导热法兰表面，该部分导热法兰表面用以焊接芯片。
本发明所达到的有益效果：本发明基于现有的成熟法兰材料，对镀层工艺的合理优化，引入缓冲层概念，既保留的法兰高导热的优点，又有效地解决了应力匹配难点。
附图说明
图1为本发明的剖视图。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
如图1所示，一种高导热的功率器件封装，包括高导热法兰1，高导热法兰1采用现有的铜法兰，当然也可采用其他高导热材料制成的法兰，高导热法兰1上从下往上依次镀有第一阻挡层2、若干缓冲层3以及第二阻挡层4，第一阻挡层2和第二阻挡层4均为镍钴层，厚度为0.5~10 um，最优厚度为3.5um，第二阻挡层4上采用共晶焊方式焊接有芯片5，这里采用金硅共晶焊或金锡共晶焊，缓冲层3为软性材料构成的缓冲层3，如金，银，铅等软性材料，这里采用金，缓冲层3的厚度为0.05~10 um，最优厚度为0.5um，缓冲层3有1~50层。
第一阻挡层2、缓冲层3以及第二阻挡层4共同构成所述功率器件封装的镀层，镀层可包裹导热法兰表面，也可覆盖部分导热法兰表面，覆盖的部分导热法兰表面用以焊接芯片5
上述高导热的功率器件封装基于现有的成熟法兰材料，对镀层工艺的合理优化，引入缓冲层3概念，既保留的法兰高导热的优点，又有效地解决了应力匹配难点。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。