包括扩散阻挡层的多层结构体、包括其的器件和电子器件的制作方法

本申请要求2015年7月31日在韩国知识产权局提交的韩国专利申请No.10-2015-0108864的优先权，其公开内容全部在此引入作为参考。

技术领域

本公开内容涉及扩散阻挡层、包括所述扩散阻挡层的多层结构体、和/或包括所述多层结构体的器件。

背景技术：

通常，许多电子器件和半导体器件是通过将半导体、绝缘体和导体彼此组合和连接而制造的。例如，多种集成电路(IC)是通过如下制造的：在半导体基底上形成多个单元元件并且在所述多个单元元件上重复地堆叠绝缘层(层间绝缘层)和电极线。

然而，当所述电子器件或半导体器件以该方式制造或在运行下时，由于电压或电流的施加，其构成层的温度可升高并且可出现电应力。因此，材料(原子)在相邻的构成层之间扩散，由此造成所述电子器件或半导体器件的特性的劣化以及其可靠性和耐久性的降低。随着所述电子器件或半导体器件的集成程度提高，更难解决由材料在构成层之间的扩散造成的限制。

技术实现要素：

提供具有优异特性的扩散阻挡层和/或包括所述扩散阻挡层的多层结构体。

提供包括二维(2D)材料的扩散阻挡层和/或包括所述扩散阻挡层的多层结构体。

提供可形成为具有非常小的厚度以适合于高集成度器件的扩散阻挡层和/或包括所述扩散阻挡层的多层结构体。

提供包括所述扩散阻挡层和/或所述多层结构体的器件。

提供形成所述扩散阻挡层的方法和/或制造所述器件的方法。

另外的方面将部分地在随后的描述中阐明，并且将部分地从所述描述明晰，或者可通过实例实施方式的实践而知晓。

根据实例实施方式，多层结构体包括第一材料层、第二材料层和扩散阻挡层。所述第二材料层连接至所述第一材料层并且与所述第一材料层隔开。所述扩散阻挡层在所述第一材料层和所述第二材料层之间。所述扩散阻挡层包括非基于石墨烯的二维(2D)材料。

在实例实施方式中，所述2D材料可包括具有2D晶体结构的基于金属硫属化物的材料。

在实例实施方式中，所述基于金属硫属化物的材料可包括至少一种选自钼(Mo)、钨(W)、铌(Nb)、钒(V)、钽(Ta)、钛(Ti)、锆(Zr)、铪(Hf)、锝(Tc)、铼(Re)、钌(Ru)、钴(Co)、钯(Pd)、铂(Pt)、铜(Cu)、镓(Ga)、铟(In)、锡(Sn)、锗(Ge)和铅(Pb)的金属元素。所述基于金属硫属化物的材料可包括至少一种选自硫(S)、硒(Se)、碲(Te)和氧(O)的硫属元素。

在实例实施方式中，所述2D材料可包括过渡金属二硫属化物(TMDC)。

在实例实施方式中，所述2D材料可具有三角棱柱晶体结构或八面体晶体结构。

在实例实施方式中，所述扩散阻挡层可具有大于0nm且小于或等于约10nm的厚度。

在实例实施方式中，所述扩散阻挡层可具有大于0nm且小于或等于约5nm的厚度。

在实例实施方式中，所述扩散阻挡层可具有大于0nm且小于或等于约3nm的厚度。

在实例实施方式中，所述扩散阻挡层可具有约10^-2Ω·cm或更小的电阻率。例如，所述扩散阻挡层可具有约10^-4Ω·cm-约10^-2Ω·cm的电阻率。

在实例实施方式中，所述扩散阻挡层可掺杂有掺杂剂。

在实例实施方式中，所述第一材料层可包括绝缘体，且所述第二材料层可包括导体。

在实例实施方式中，所述第一材料层可包括半导体，且所述第二材料层可包括导体。

在实例实施方式中，所述多层结构体可包括导体、下层结构体和在所述下层结构体上的绝缘材料层。所述绝缘材料层可限定开口。所述扩散阻挡层可覆盖所述绝缘材料层的开口。所述导体可覆盖所述开口中的所述扩散阻挡层。所述第一材料层可包括所述下层结构体和所述绝缘材料层之一的至少一部分。所述第二材料层可包括所述导体的至少一部分。

在实例实施方式中，所述多层结构体可进一步包括在所述扩散阻挡层与所述第一和第二材料层之一之间的粘合层。

在实例实施方式中，所述粘合层可包括至少一种选自钼(Mo)、钨(W)、铌(Nb)、钒(V)、钽(Ta)、钛(Ti)、锆(Zr)、铪(Hf)、锝(Tc)、铼(Re)、钌(Ru)、钴(Co)、钯(Pd)、铂(Pt)、铜(Cu)、镓(Ga)、铟(In)、锡(Sn)、锗(Ge)和铅(Pb)的金属。

在实例实施方式中，在所述粘合层中的金属可与在所述扩散阻挡层中的金属相同。

在实例实施方式中，所述扩散阻挡层可包括不同类型的多个2D材料层。所述多个2D材料层之中的第一2D材料层可包括非基于石墨烯的2D材料。

在实例实施方式中，所述多层结构体的至少一部分可构成用于电子器件的互连。

根据实例实施方式的方面，器件可包括上述具有扩散阻挡层的多层结构体。

根据实例实施方式，电子器件包括下层结构体、在所述下层结构体上并且限定开口的绝缘材料层、覆盖下层结构体上的绝缘材料层的开口的扩散阻挡层、和导体。所述扩散阻挡层可包括非基于石墨烯的二维(2D)材料。所述导体可在所述开口中的所述扩散阻挡层上。

在实例实施方式中，所述2D材料可包括具有2D晶体结构的基于金属硫属化物的材料。

在实例实施方式中，所述基于金属硫属化物的材料可包括至少一种选自钼(Mo)、钨(W)、铌(Nb)、钒(V)、钽(Ta)、钛(Ti)、锆(Zr)、铪(Hf)、锝(Tc)、铼(Re)、钌(Ru)、钴(Co)、钯(Pd)、铂(Pt)、铜(Cu)、镓(Ga)、铟(In)、锡(Sn)、锗(Ge)和铅(Pb)的金属元素。所述基于金属硫属化物的材料可包括至少一种选自硫(S)、硒(Se)、碲(Te)和氧(O)的硫属元素。

在实例实施方式中，所述2D材料可包括过渡金属二硫属化物(TMDC)。

在实例实施方式中，所述2D材料可具有三角棱柱晶体结构或八面体晶体结构。

在实例实施方式中，所述扩散阻挡层可具有大于0nm且小于或等于约10nm的厚度。

在实例实施方式中，所述扩散阻挡层可具有大于0nm且小于或等于约5nm的厚度。

在实例实施方式中，所述扩散阻挡层可具有大于0nm且小于或等于约3nm的厚度。

在实例实施方式中，所述扩散阻挡层可具有约10^-2Ω·cm或更小的电阻率。例如，所述扩散阻挡层可具有约10^-4Ω·cm-约10^-2Ω·cm的电阻率。

在实例实施方式中，所述扩散阻挡层可掺杂有掺杂剂。

在实例实施方式中，所述下层结构体可包括半导体区域，且所述扩散阻挡层可限制或防止材料在所述半导体区域和所述导体之间扩散。

在实例实施方式中，所述扩散阻挡层可限制或防止材料在所述绝缘材料层和所述导体之间扩散。

在实例实施方式中，所述电子器件可进一步包括在所述扩散阻挡层和所述导体之间的粘合层。

在实例实施方式中，所述粘合层可包括至少一种选自钼(Mo)、钨(W)、铌(Nb)、钒(V)、钽(Ta)、钛(Ti)、锆(Zr)、铪(Hf)、锝(Tc)、铼(Re)、钌(Ru)、钴(Co)、钯(Pd)、铂(Pt)、铜(Cu)、镓(Ga)、铟(In)、锡(Sn)、锗(Ge)和铅(Pb)的金属。

在实例实施方式中，在所述粘合层中的金属可与在所述扩散阻挡层中的金属相同。

在实例实施方式中，所述扩散阻挡层可包括不同类型的多个2D材料层。所述多个2D材料层之中的第一2D材料层可包括非基于石墨烯的2D材料。

在实例实施方式中，所述电子器件可包括互连部分。所述互连部分可包括在基底部分上的活性(有源)器件部分。所述互连部分可在所述活性器件部分上。所述互连部分可包括所述绝缘材料层、所述扩散阻挡层和所述导体。

根据实例实施方式，多层结构体包括扩散阻挡层、连接至所述扩散阻挡层的第一表面的第一材料层、和连接至所述扩散阻挡层的第二表面的第二材料层。所述扩散阻挡层包括非基于石墨烯的二维(2D)材料。所述扩散阻挡层的第二表面与所述扩散阻挡层的第一表面相反。所述第二材料层和所述第一材料层包括彼此相比不同的材料。

在实例实施方式中，所述扩散阻挡层可包括过渡金属二硫属化物(TMDC)。

在实例实施方式中，所述扩散阻挡层可在所述第一材料层和所述第二材料层之间延伸。所述扩散阻挡层的厚度可为大于0nm且小于或等于约10nm。所述2D材料可具有三角棱柱晶体结构或八面体晶体结构。

在实例实施方式中，所述多层结构体可包括在所述扩散阻挡层与所述第一材料层和所述第二材料层之一之间的粘合层。所述粘合层可直接连接至所述第一材料层和所述第二材料层之一与所述扩散阻挡层。所述粘合层的材料可不同于所述第一材料层和所述第二材料层之一与所述扩散阻挡层的材料。

在实例实施方式中，电子器件可包括下层结构体、在所述下层结构体上的绝缘材料层、来自上述多层结构体之一的扩散阻挡层、和导体。所述绝缘材料层可限定开口。所述扩散阻挡层可覆盖所述绝缘材料层的开口。所述导体可在所述开口中的所述扩散阻挡层上。所述第一材料层可包括所述下层结构体和所述绝缘材料层之一的至少一部分。所述第二材料层可包括所述导体的至少一部分。

附图说明

本发明构思的前述和其它特征将从本发明构思的非限制性实施方式的更具体描述明晰，如在附图中说明的，其中在不同的图中相同的附图标记始终表示相同的部件。附图不一定是按比例的，而是将重点放在说明本发明构思的原理上。在图中：

图1是根据实例实施方式的包括扩散阻挡层的多层结构体的横截面图；

图2是根据实例实施方式的包括扩散阻挡层的多层结构体的横截面图；

图3是根据实例实施方式的包括扩散阻挡层的多层结构体的横截面图；

图4是根据实例实施方式的扩散阻挡层的三角棱柱晶体结构的图；

图5是具有二维地且连续地排列的多个图4的三角棱柱晶体结构的扩散阻挡层的侧视图；

图6是具有二维地且连续地排列的多个图4的三角棱柱晶体结构的扩散阻挡层的顶视图；

图7是根据实例实施方式的扩散阻挡层的八面体晶体结构的图；

图8是具有二维地且连续地排列的多个图7的八面体晶体结构的扩散阻挡层的侧视图；

图9是具有二维地且连续地排列的多个图7的八面体晶体结构的扩散阻挡层的顶视图；

图10是根据实例实施方式的扩散阻挡层的二维原子排列结构的顶视图；

图11是图10的扩散阻挡层的侧视图；

图12是用于描述根据实例实施方式的其中金属原子(Cu原子)移动通过扩散阻挡层的情况的示意图；

图13是用于描述根据实例实施方式的其中在基底上形成可适用于扩散阻挡层的MoS₂层的情况的透射电子显微镜(TEM)图像；

图14是根据实例实施方式的包括扩散阻挡层的多层结构体的横截面图；

图15是显示图14的扩散阻挡层的扩散阻挡效果的实验数据的图；

图16是根据实例实施方式的包括扩散阻挡层的多层结构体的横截面图；

图17是显示图16的扩散阻挡层的扩散阻挡效果的实验数据的图；

图18是根据实例实施方式的包括扩散阻挡层的多层结构体的横截面图；

图19是根据实例实施方式的包括扩散阻挡层的多层结构体的横截面图；

图20是根据实例实施方式的扩散阻挡层的横截面图；

图21是根据实例实施方式的包括扩散阻挡层的多层结构体的横截面图；

图22是根据实例实施方式的包括扩散阻挡层的多层结构体的横截面图；

图23是根据实例实施方式的包括扩散阻挡层的电子器件(半导体器件)的一部分的横截面图；

图24是根据实例实施方式的包括扩散阻挡层的电子器件(半导体器件)的一部分的横截面图；

图25是根据实例实施方式的包括扩散阻挡层的电子器件(半导体器件)的横截面图；和

图26是根据实例实施方式的包括扩散阻挡层的电子器件(半导体器件)的横截面图。

具体实施方式

现将参照其中显示一些实例实施方式的附图更全面地描述实例实施方式。然而，实例实施方式可以许多不同的形式体现并且不应被解释为限于本文中阐明的实施方式；相反，提供这些实例实施方式，使得该公开内容彻底且完整，并将本发明构思的实例实施方式的范围全面地传达给本领域普通技术人员。

表述例如“...的至少一个(种)”在位于要素列表之前或之后时修饰整个要素列表且不修饰该列表的单独要素。

将理解，当一个元件被称为“连接”或“结合”至另外的元件时，其可直接连接或结合至所述另外的元件或者可存在中间元件。相反，当一个元件被称为“直接连接”或“直接结合”至另外的元件时，则不存在中间元件。如本文中使用的，术语“和/或”包括相关所列项目的一个或多个的任意和全部组合。

将理解，尽管术语“第一”、“第二”等可在本文中用来描述各种元件、组分、区域、层和/或部分，但这些元件、组分、区域、层和/或部分不应被这些术语限制。这些术语仅用来使一个元件、组分、区域、层或部分区别于另外的元件、组分、区域、层或部分。因此，在不背离实例实施方式的教导的情况下，下面讨论的第一元件、组分、区域、层或部分可称为第二元件、组分、区域、层或部分。

为了便于描述，在本文中可使用空间相对术语如“在……之下”、“在……下面”、“下部”、“在……之上”、“上部”等来说明如图中所示的一个元件或特征与另外的元件或特征的关系。将理解，除图中描绘的方位以外，空间相对术语还意图包括在使用或操作中的器件的不同方位。例如，如果翻转图中的器件，则被描述为“在”另外的元件或特征“下面”或“之下”的元件将被定向“在”另外的元件或特征“之上”。因此，术语“在……下面”可包括在……之上和在……下面两种方位。器件可以其它方式定向(旋转90度或在其它方位上)并且相应地解释本文中使用的空间相对描述词。

本文中所使用的术语仅仅是为了描述具体实施方式的目的且不意图为实例实施方式的限制。如本文中所使用的单数形式“一种(个)”和“所述(该)”也意图包括复数形式，除非上下文清楚地另外说明。将进一步理解，术语“包括”和/或“包含”当用在本说明书中时则表示存在所述的特征、整体、步骤、操作、元件和/或组分，但不排除存在或添加一种或多种另外的特征、整体、步骤、操作、元件、组分和/或其集合。

在本文中参照作为实例实施方式的理想化实施方式(和中间结构)的示意图的横截面图描述实例实施方式。这样，将预料到作为例如制造技术和/或公差的结果的与图的形状的差异。因此，实例实施方式不应解释为限于本文中图解的区域的具体形状，而是包括由例如制造导致的形状上的偏差。例如，图解为矩形的注入区域(implanted region)将典型地具有圆化或弯曲的特征和/或在其边缘处的注入浓度的梯度，而非从注入区域到非注入区域的二元变化。同样，通过注入形成的埋置区域(buried region)可在埋置区域和通过其进行注入的表面之间的区域中导致一些注入。因此，图中图解的区域在本质上是示意性的，且它们的形状不意图说明器件的区域的实际形状且不意图限制实例实施方式的范围。

除非另外定义，在本文中所使用的所有术语(包括技术和科学术语)的含义与实例实施方式所属领域的普通技术人员通常理解的含义相同。将进一步理解，术语，例如在常用字典中定义的那些，应被解释为其含义与它们在相关领域的背景中的含义一致，并且将不以理想化或过度形式意义进行解释，除非在本文中清楚地如此定义。

在下文中，根据实例实施方式，将参照附图详细地描述扩散阻挡层、包括所述扩散阻挡层的多层结构体、和包括其的器件。在图中，为了清楚和方便，层和区域的宽度和厚度可被放大。在图中相同的附图标记表示相同的元件。

图1是根据实例实施方式的包括扩散阻挡层B10的多层结构体M100的横截面图。

参照图1，多层结构体M100可包括第一材料层L10、与第一材料层L10隔开的第二材料层L20、以及设置在第一材料层L10和第二材料层L20之间的扩散阻挡层B10。第一材料层L10和第二材料层L20可包括不同的材料。扩散阻挡层B10可用于限制或防止材料(原子)在第一材料层L10和第二材料层L20之间移动或扩散。扩散阻挡层B10可包括二维(2D)材料。包括在扩散阻挡层B10中的2D材料可为不是石墨烯的2D材料。换言之，包括在扩散阻挡层B10中的2D材料可为非基于石墨烯的材料。例如，所述2D材料可为具有2D晶体结构的基于金属硫属化物的材料。包括所述2D材料的扩散阻挡层B10可具有优异的扩散阻挡特性且可形成为具有非常小的厚度。随后将更详细地描述扩散阻挡层B10的具体构造以及扩散阻挡层B10的效果和特征。

图1的第一和第二材料层L10和L20之一可为导体并且另一个可为半导体。替代地，第一和第二材料层L10和L20之一可为导体并且另一个可为绝缘体。前者的情况示于图2中并且后者的情况示于图3中。

参照图2，多层结构体M110的第一材料层L11可为半导体层并且第二材料层L21可为导电层。第一材料层L11可为掺杂有期望的(和/或替代地预定的)杂质(掺杂剂)的半导体层并且第二材料层L21可为金属层或金属化合物层。在这种情况下，扩散阻挡层B11可设置在第一材料层L11和第二材料层L21之间，且可用于限制或防止掺杂到第一材料层L11中的杂质(掺杂剂)朝第二材料层L21移动或扩散。

参照图3，多层结构体M120的第一材料层L12可为绝缘层并且第二材料层L22可为导电层。第一材料层L12可为包括氧化硅、氮化硅或氮氧化硅的绝缘层，或可为包括高k材料的绝缘层。所述高k材料可具有比氧化硅的介电常数高的介电常数。所述高k材料还可具有比氮化硅的介电常数高的介电常数。替代地，第一材料层L12可包括有机绝缘材料。任何用于通常的电子器件或半导体器件的绝缘材料可应用于第一材料层L12。类似于图2的第二材料层L21，第二材料层L22可为金属层或金属化合物层。在这种情况下，扩散阻挡层B12可用于限制或防止第二材料层L22的材料(例如，金属原子)朝第一材料层L12移动或扩散。

图1-3的扩散阻挡层B10、B11和B12可包括2D材料。所述2D材料可为单层或半层(half-layer)固体，其中原子形成期望的(和/或替代地预定的)晶体结构。构成扩散阻挡层B10、B11和B12的2D材料可包括具有2D晶体结构的基于金属硫属化物的材料。所述基于金属硫属化物的材料可为2D半导体。所述基于金属硫属化物的材料可包括至少一种选自钼(Mo)、钨(W)、铌(Nb)、钒(V)、钽(Ta)、钛(Ti)、锆(Zr)、铪(Hf)、锝(Tc)、铼(Re)、钌(Ru)、钴(Co)、钯(Pd)、铂(Pt)和铜(Cu)的过渡金属且可包括至少一种选自硫(S)、硒(Se)、碲(Te)和氧(O)的硫属元素。在这种情况下，所述基于金属硫属化物的材料可为过渡金属二硫属化物(TMDC)。TMDC可表示为MX₂，其中M为过渡金属并且X为硫属元素。M可为选自Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc、Re、Pd和Pt的一种，且X可为选自S、Se和Te的一种。例如，TMDC可为选自MoS₂、MoSe₂、MoTe₂、WS₂、WSe₂、WTe₂、ZrS₂、ZrSe₂、HfS₂、HfSe₂、NbSe₂、ReSe₂和PdTe₂的一种。所述基于金属硫属化物的材料可不表示为MX₂。例如，作为过渡金属的Cu和作为硫属元素的S的化合物(过渡金属硫属化物)可表示为CuS。由于CuS也可为2D材料，故而CuS可用作所述基于金属硫属化物的材料。此外，所述基于金属硫属化物的材料可包括两种或更多种过渡金属。例如，MoWSe₄可为包括两种或更多种过渡金属的硫属化物。此外，所述基于金属硫属化物的材料可为包括非过渡金属的硫属化物。例如，所述非过渡金属可为镓(Ga)、铟(In)、锡(Sn)、锗(Ge)或铅(Pb)。换言之，非过渡金属如Ga、In、Sn、Ge或Pb和硫属元素如S、Se、Te或O的化合物可用作所述基于金属硫属化物的材料。例如，包括非过渡金属的硫属化物可为选自SnSe₂、GaS、GaSe、GaTe、GeSe、In₂Se₃和InSnS₂的一种。因此，所述基于金属硫属化物的材料包括至少一种选自Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc、Re、Ru、Co、Pd、Pt、Cu、Ga、In、Sn、Ge和Pb的金属元素和至少一种选自S、Se、Te和O的硫属元素。然而，上述材料(元素)仅为非限制性实例，且还可应用任何其它材料(元素)。

构成扩散阻挡层B10、B11和B12的2D材料可具有三角棱柱晶体结构或八面体晶体结构。例如，包括第5或6族的金属元素的2D材料可具有三角棱柱晶体结构。特别地，2D材料(TMDC)如MoS₂可具有三角棱柱晶体结构。另一方面，包括第4、7或10族的金属元素的2D材料可具有八面体晶体结构。所述八面体晶体结构可为三角反棱柱晶体结构。下面将参照图4-9更详细地描述所述三角棱柱晶体结构和所述八面体晶体结构。然而，扩散阻挡层B10、B11和B12的晶体结构不限于三角棱柱结构和八面体结构并且可进行变化。

扩散阻挡层B10、B11和B12可为包括2D材料的单层或可具有其中包括2D晶体结构的单层重复地堆叠的结构。即使当重复地堆叠单层时，所述2D材料的特性也可保持。在电子结构方面，2D材料可定义为其态密度(DOS)遵循量子阱行为的材料。其中多个2D单元材料层堆叠(约100层或更少)的材料的DOS也可遵循量子阱行为。在这方面，其中单层重复地堆叠的结构也可被称作“2D材料”。在其中单层重复地堆叠的结构中，单层可通过范德华力彼此结合。

扩散阻挡层B10、B11和B12可具有在约1nm-约10nm的范围内的厚度。扩散阻挡层B10、B11和B12可具有约10nm或更小、例如约5nm或更小的厚度。扩散阻挡层B10、B11和B12可具有约3nm或更小的非常小的厚度。此外，扩散阻挡层B10、B11和B12可具有约1nm或更小的厚度。包括2D材料的扩散阻挡层B10、B11和B12可具有小的厚度并且在具有小的厚度的同时保持优异的特性。这样的扩散阻挡层B10、B11和B12可适用于具有细线宽的高集成度器件。

扩散阻挡层B10、B11和B12可具有约10^-2Ω·cm或更小的电阻率。例如，扩散阻挡层B10、B11和B12可具有约10^-4Ω·cm-10^-2Ω·cm的电阻率。由于扩散阻挡层B10、B11和B12可具有低的电阻率，故而扩散阻挡层B10、B11和B12可具有优异的导电性。例如，包括第5族的金属(过渡金属)的2D材料(TMDC)可具有约10^-4Ω·cm的低的电阻率，且可具有与金属或半金属的导电性类似的优异的导电性。此外，由于包括第6族的金属(过渡金属)的2D材料(TMDC)可具有约10^-3Ω·cm的低的电阻率，故而可呈现优异的导电性。

扩散阻挡层B10、B11和B12可为掺杂有掺杂剂的层。在这种情况下，所述掺杂剂可填充扩散阻挡层B10、B11和B12的结构上相对弱的部分(即，缺陷性部分)例如空位或晶界。因此，扩散阻挡层B10、B11和B12的扩散阻挡特性可通过所述掺杂剂增强。所述掺杂剂可包括至少一种选自Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc、Re、Ru、Co、Pd、Pt、Cu、Ga、In、Sn、Ge和Pb的金属元素。替代地，所述掺杂剂可包括不良好扩散的元素(例如，Si)。然而，所述掺杂剂不限于上述材料且可进行不同的改变。任何材料可用作掺杂剂，只要该材料可掺杂到石墨烯或其它2D材料中。例如，所述掺杂剂可通过使用化学掺杂方法掺杂到扩散阻挡层B10、B11和B12中。当扩散阻挡层B10、B11和B12掺杂有期望的(和/或替代地预定的)掺杂剂时，其特性例如导电性可被改善。换言之，扩散阻挡层B10、B11和B12的导电性可通过所述掺杂剂提高。

现有的TiN层和现有的TaN层可为无定形的，并且使TiN层和TaN层形成为具有约5nm或更小或者约3nm或更小的厚度可为困难的。因此，TiN层或TaN层可几乎无法应用于高集成度器件或超高集成度器件。尽管TiN层具有约1.3×10^-4Ω·cm的电阻率且TaN层具有约2.5×10^-4Ω·cm的电阻率，但是难以减小TiN层和TaN层的厚度。因此，当器件的线宽减小时，TiN层或TaN层可充当电阻增大因素。然而，根据实例实施方式的扩散阻挡层B10、B11和B12可在具有优异的扩散阻挡特性的同时具有约10^-4Ω·cm或更小的低的电阻率，并且可具有约5nm或更小或者约3nm或更小的非常小的厚度。此外，扩散阻挡层B10、B11和B12可为结晶的并且可具有结构/热/电稳定的特性。因此，扩散阻挡层B10、B11和B12可容易地应用于具有细线宽的高集成度器件(超高集成度器件)。换言之，扩散阻挡层B10、B11和B12可用于提高器件的稳定性、可靠性和耐久性，而基本上不增加所述高集成度器件(超高集成度器件)的电阻。

在下文中，将参照图4-9描述扩散阻挡层B10、B11和B12的2D材料的晶体结构。

图4是根据实例实施方式的扩散阻挡层的三角棱柱晶体结构的图。在图4中，附图标记M1表示金属元素且附图标记X1表示硫属元素。例如，包括第5或6族的金属元素的2D材料(TMDC)可具有图4的晶体结构。

图4的三角棱柱晶体结构可二维地且连续地排列以形成扩散阻挡层。图5是所述扩散阻挡层的结构的侧视图，且图6是所述扩散阻挡层的结构的顶视图。

图7是根据实例实施方式的扩散阻挡层的八面体晶体结构的图。在图7中，附图标记M2表示金属元素且附图标记X2表示硫属元素。例如，包括第4、7或10族的金属元素的2D材料(TMDC)可具有图7中所示的八面体晶体结构。具有图7中所示的八面体晶体结构的2D材料可具有相对金属性的特性。因此，包括这样的2D材料的扩散阻挡层可具有优异的导电性。图7的八面体晶体结构可称为三角反棱柱晶体结构。

图7的八面体晶体结构可二维地且连续地排列以形成扩散阻挡层。图8是所述扩散阻挡层的结构的侧视图，且图9是所述扩散阻挡层的结构的顶视图。

图5和6的单层可重复地堆叠以形成单一扩散阻挡层。类似地，图8和9的单层可重复地堆叠以形成单一扩散阻挡层。在此时，单层可堆叠以形成多种结构如2H结构、3R结构、或1T结构。然而，以上参照图4-9描述的扩散阻挡层的晶体结构仅仅是非限制性实例，且所述扩散阻挡层也可具有其它晶体结构。

图10是根据实例实施方式的扩散阻挡层的2D原子排列结构的顶视图。特别地，图10说明其中所述扩散阻挡层包括MoS₂作为2D材料的情况。如图10中所示，Mo原子和S原子可为二维排列的，同时形成期望的(和/或替代地预定的)晶体结构。图10的MoS₂可具有图4的三角棱柱晶体结构。因此，图10可对应于图6的结构。

图11是图10的扩散阻挡层的侧视图。参照图11，S原子可排列在Mo原子之上和下面。图11的结构可对应于图5的结构。

图12是用于描述根据实例实施方式的其中金属原子(Cu原子)移动通过扩散阻挡层的情况的示意图。特别地，图12说明其中金属原子(Cu原子)移动或扩散通过具有图10的结构的扩散阻挡层(MoS₂层)的情况。作为模拟的结果，为了使Cu原子通过MoS₂层，需要约5.2eV的能量。从该模拟，可评估MoS₂层的扩散阻挡效果。在其中将多个MoS₂层用作扩散阻挡层的情况下，可确保更优异的扩散阻挡特性。

图13是用于描述根据实例实施方式的其中在基底上形成可适用于扩散阻挡层的MoS₂层的情况的透射电子显微镜(TEM)图像。参照图13，可看出MoS₂层具有2D层结构。此外，可看出MoS₂层具有大于0nm且小于约2nm的非常小的厚度t1。

图14是根据实例实施方式的包括扩散阻挡层的多层结构体的横截面图，且图15是显示图14的扩散阻挡层的扩散阻挡效果的实验数据的图。

参照图14，所述多层结构体可具有设置在硅层L15和钨层L25之间的扩散阻挡层B15。硅层L15可包括多晶硅(即，多晶硅)，且可掺杂有磷(P)。扩散阻挡层B15可包括2D材料如MoS₂或WS₂。例如，扩散阻挡层B15可为MoS₂层。在这种情况下，图14的多层结构体具有掺杂的Si/MoS₂/W结构体。扩散阻挡层B15可用于限制或防止掺杂到硅层L15中的P原子朝钨层L25移动或扩散。

图15是显示通过如下获得的结果的图：将图14的多层结构体在约800℃的温度下退火之后测量P浓度随深度的变化。图15的结果还包括通过如下获得的结果：将不具有图14中的扩散阻挡层B15的结构体(对比例)(即，掺杂的Si/W结构体)在相同条件下退火之后测量P浓度随深度的变化。

参照图15，在其中使用扩散阻挡层B15(例如，MoS₂层)的情况下，与对比例相比，相对少量的P存在于钨层L25中。因此，可证实扩散阻挡层B15的扩散阻挡效果。

图16是根据实例实施方式的包括扩散阻挡层的多层结构体的横截面图，且图17是显示图16的扩散阻挡层的扩散阻挡效果的实验数据的图。

参照图16，所述多层结构体可包括设置在氧化硅层L16和铜层L26之间的扩散阻挡层B16。氧化硅层L16可为包括SiO₂的绝缘层。扩散阻挡层B16可包括2D材料如MoS₂或WS₂。例如，扩散阻挡层B16可为MoS₂层或WS₂层。因此，图16的多层结构体具有SiO₂/MoS₂/Cu结构体或SiO₂/WS₂/Cu结构体。扩散阻挡层B16可用于限制或防止铜层L26的Cu原子朝氧化硅层L16移动或扩散。

图17是通过如下获得的结果的图：在约300℃的温度下将图16的多层结构体退火约1小时之后测量Cu浓度随深度的变化。图17的结果还包括通过如下获得的结果：将不具有图16中的扩散阻挡层B16的结构体(对比例)(即，SiO₂/Cu结构体)在相同条件下退火之后测量Cu浓度随深度的变化。在图17中，样品#1是SiO₂/Cu结构体(对比例)的结果。样品#2是SiO₂/MoS₂/Cu结构体的结果。样品#3是SiO₂/WS₂(T)/Cu结构体的结果。样品#4是SiO₂/WS₂/Cu结构体的结果。在样品#3中，WS₂(T)意为WS₂层通过转移方法(迁移法)形成。

参照图17，在其中将2D材料层如MoS₂层或WS₂层用作扩散阻挡层B16(样品#2-#4)的情况下，与其它情况(对比例：样品#1)相比，相对少量的Cu存在于氧化硅层(SiO₂层)L16中。特别地，在样品#4中，可看出与样品#1相比，Cu的扩散量显著降低。因此，可证实在图16的结构体中的扩散阻挡层B16的扩散阻挡效果。

根据实例实施方式，图1-3的多层结构体M100、M110和M120可进一步包括设置在扩散阻挡层B10、B11或B12与第一材料层L10、L11或L12和第二材料层L20、L21或L22之一之间的粘合层。其中所述粘合层应用于图2和3的结构体的实例分别示于图18和19中。

参照图18和19，扩散阻挡层B11和B12可分别设置在第一材料层L11和L12与第二材料层L21和L22之间。粘合层A11和A12可分别设置在扩散阻挡层B11和B12与第二材料层L21和L22之间。在此时，第二材料层L21和L22可为各自包括金属或金属化合物的导电层。因此，粘合层A11和A12分别设置在扩散阻挡层B11和B12与导电层(金属层)L21和L22之间。

粘合层A11和A12可分别设置在扩散阻挡层B11和B12与第二材料层L21和L22之间，以增强粘合力。例如，粘合层A11和A12各自可为金属层。特别地，粘合层A11和A12各自可包括至少一种选自如下的金属：Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc、Re、Ru、Co、Pd、Pt、Cu、Ga、In、Sn、Ge和Pb。粘合层A11和A12可包括与包括在扩散阻挡层B11和B12中的金属元素基本上相同的金属元素。粘合层A11和A12各自可具有约若干纳米(数纳米)或更小的小厚度并且可具有优异的导电性特性。例如，粘合层A11和A12各自可具有约1nm-约10nm的厚度。

根据实例实施方式，可使用具有多层结构的扩散阻挡层。在这种情况下，所述具有多层结构的扩散阻挡层可包括不同类型的多个2D材料层。所述具有多层结构的扩散阻挡层的实例示于图20中。

参照图20，扩散阻挡层B20可具有多层结构。在这种情况下，扩散阻挡层B20可包括不同类型的多个2D材料层，例如，第一2D材料层b1和第二2D材料层b2。第一2D材料层b1和第二2D材料层b2的至少一个可对应于以上参照图1-3描述的扩散阻挡层B10、B11和B12，且另一个可包括石墨烯或其它2D材料。在其中扩散阻挡层B20通过使用不同类型的多个2D材料层b1和b2形成的情况下，可获得优异的扩散阻挡效果。此外，在其中第一2D材料层b1和第二2D材料层b2各自作为单层形成的情况下，扩散阻挡层B20可具有约5nm或更小或者约3nm或更小的非常小的厚度。具有这样的多层结构的扩散阻挡层B20可应用于图1-3、14、16、18和19的结构体。尽管未示出，但是扩散阻挡层B20可包括三个或更多个不同的2D材料层。

图21是根据实例实施方式的包括扩散阻挡层B17的多层结构体的横截面图。

参照图21，可提供扩散阻挡层B17以覆盖导电材料层L27的至少一个表面。例如，可提供扩散阻挡层B17以覆盖导电材料层L27的底表面和侧表面。导电材料层L27可为包括金属或金属化合物的层。扩散阻挡层B17可包括与以上参照图1-3和20描述的扩散阻挡层B10、B11、B12和B20的材料基本上相同或类似的材料。尽管未示出，但是可进一步提供结合至导电材料层L27的另外的材料层，其中扩散阻挡层B17设置于其间。所述另外的材料层可为半导体层或绝缘层。此外，可在扩散阻挡层B17和导电材料层L27之间进一步提供粘合层。

图22是根据实例实施方式的包括扩散阻挡层B18的多层结构体的横截面图。

参照图22，扩散阻挡层B18可具有包围导电材料层L28的结构。换言之，可提供扩散阻挡层B18以覆盖导电材料层L28的四个表面(顶表面、底表面、和两个侧表面)。扩散阻挡层B18的材料可对应于图21的扩散阻挡层B17的材料，且导电材料层L28的材料可对应于图21的导电材料层L27的材料。尽管未示出，但是可进一步提供结合至导电材料层L28的另外的材料层，其中扩散阻挡层B18设置于其间。所述另外的材料层可为半导体层或绝缘层。此外，可在扩散阻挡层B18和导电材料层L28之间进一步提供粘合层。

图23是根据实例实施方式的包括扩散阻挡层130的电子器件(半导体器件)的一部分的横截面图。

参照图23，所述电子器件可包括下层结构体(例如，下部结构体)100。下层结构体100可包括半导体区域110。半导体区域110可为掺杂有期望的(和/或替代地预定的)杂质(掺杂剂)的区域。尽管未示出，但是下层结构体100可具有包括半导体区域110的“器件部分”。具有开口H10的绝缘材料层120可设置在下层结构体100上。开口H10可为通孔(通路孔)型。半导体区域110可通过开口H10暴露。

电子器件可包括扩散阻挡层130，其覆盖被开口H10暴露的半导体区域110的表面和开口H10的内表面。扩散阻挡层130可包括非基于石墨烯的2D材料。扩散阻挡层130可具有与以上参照图1-20描述的扩散阻挡层基本上相同的材料。因此，扩散阻挡层130的2D材料可包括具有2D晶体结构的基于金属硫属化物的材料。所述基于金属硫属化物的材料可包括至少一种选自Mo、W、Nb、V、Ta、Ti、Zr、Hf、Tc、Re、Ru、Co、Pd、Pt、Cu、Ga、In、Sn、Ge和Pb的金属元素和至少一种选自S、Se、Te和O的硫属元素。扩散阻挡层130可具有约10nm或更小、例如约5nm或更小的厚度。扩散阻挡层130可具有约3nm或更小的非常小的厚度。扩散阻挡层130可具有约1nm或更小的厚度。

所述电子器件可包括在开口H10内部的扩散阻挡层130上的导电塞140。导电塞140可包括金属或金属性材料如金属化合物。扩散阻挡层130可用于限制或防止材料在半导体区域110和导电塞140之间扩散。扩散阻挡层130可用于限制或防止半导体区域110的杂质(掺杂剂)扩散到导电塞140中。此外，扩散阻挡层130可用于限制或防止材料在绝缘材料层120和导电塞140之间扩散。所述电子器件可进一步包括在绝缘材料层120上的接触导电塞140的电极150。电极150可具有配线形状或垫(焊盘)形状。电极150可包括金属或金属性化合物。电极150可包括与导电塞140基本上相同的材料或者可包括与导电塞140不同的材料。尽管未在图23中示出，所述电子器件可进一步包括在扩散阻挡层130和导电塞140之间的粘合层。所述粘合层可包括与以上参照图18和19描述的粘合层A11和A12的材料基本上相同或类似的材料。

图24是根据实例实施方式的包括扩散阻挡层131的电子器件(半导体器件)的一部分的横截面图。

参照图24，所述电子器件可包括下层结构体101。元件层111可设置在下层结构体101上。元件层111可为连接至器件部分(未示出)的电极或可为器件部分的一部分。元件层111可被认为包括在下层结构体101中。换言之，下层结构体101可被认为包括元件层111。覆盖元件层111的绝缘材料层121可设置在下层结构体101上。可在绝缘材料层121中提供开口H11。可形成开口H11以暴露元件层111的一部分。所述电子器件可包括扩散阻挡层131，其覆盖被开口H11暴露的元件层111的表面和开口H11的内表面。扩散阻挡层131可具有延伸至开口H11周围的绝缘材料层121的结构。扩散阻挡层131可具有与图23的扩散阻挡层130的材料基本上相同或类似的材料。导体141可设置在开口H11内的扩散阻挡层131上。导体141可包括在开口H11内的导电塞141a和设置在其上的电极部分141b。电极部分141b可具有配线形状或垫形状。尽管图24中示出其中导电塞141a和连接至其的电极部分141b由基本上相同的材料形成的情况，但是导电塞141a和电极部分141b可由不同的材料形成。根据实例实施方式，扩散阻挡层131可用于限制(和/或防止)材料在导体141和绝缘材料层121之间扩散。此外，扩散阻挡层131具有低的电阻率和优异的导电性。因而，当元件层111为电极时，可促进在元件层111和导体141之间的通过扩散阻挡层131的电流流动。尽管未在图24中示出，但是所述电子器件可进一步包括在扩散阻挡层131和导电塞141a之间的粘合层。所述粘合层可包括与以上参照图18和19描述的粘合层A11和A12的材料基本上相同或类似的材料。

图23和24的扩散阻挡层130和131可具有若干纳米(数纳米)或更小的非常小的厚度，这对于实施高集成度器件是有利的。随着器件的集成程度提高，半导体区域110和元件层111的尺寸(线宽)可降低并且开口H10和H11的尺寸(直径)也可降低。在这种情况下，当扩散阻挡层130和131为厚的时，扩散阻挡层130和131对填充开口H10和H11的导电塞140和141a的比率增加。因此，确保优异的器件特性可为困难的。然而，根据实例实施方式，由于可形成具有约5nm或更小或者约3nm或更小的非常小的厚度的扩散阻挡层130和131，故而小尺寸的开口H10和H11可容易地被扩散阻挡层130和131以及导电塞140和141a填充，并且导电塞140和141a对扩散阻挡层130和131的比率可提高。因此，可通过使用根据实例实施方式的扩散阻挡层130和131容易地实施具有优异的特性的高集成度器件。

图25是根据实例实施方式的包括扩散阻挡层的电子器件(半导体器件)的横截面图。

参照图25，在实例实施方式中，所述电子器件(半导体器件)可包括基底部分1000、设置在基底部分1000上的活性器件部分2000、和设置在活性器件部分2000上的互连部分3000。活性器件部分2000可包括多个晶体管(未示出)。互连部分3000可具有其中绝缘层(层间绝缘层)和导体(电极/塞)重复地堆叠的结构。互连部分3000可为用于将活性器件部分2000连接至外部器件(外部终端)(未示出)的结构。

以上参照图23和24描述的包括扩散阻挡层130和131的结构体(例如，互连结构体)可应用于图25的互连部分3000。此外，所述包括扩散阻挡层130和131的结构体(例如，互连结构体)也可应用于图25的活性器件部分2000。换言之，在实例实施方式中，所述包括扩散阻挡层的结构体(例如，互连结构体)根据可应用于前道工序(front-end-of-line)(FEOL)工艺和后道工序(back-end-of-line)(BEOL)工艺二者。FEOL工艺可包括在制造活性器件部分2000的工艺中，并且BEOL工艺可包括在制造互连部分3000的工艺中。

图26是根据实例实施方式的包括扩散阻挡层320和360的电子器件(半导体器件)的横截面图。

参照图26，所述电子器件可包括在基底1100上的活性器件部分2100。尽管基底1100可为半导体基底例如硅基底，但是基底1100可为除硅基底之外的其它半导体基底或者可不为半导体基底。活性器件部分2100可包括多个晶体管(未示出)。活性器件部分2100的构造没有特别限制并且可进行不同的改变。互连部分3100可设置在活性器件部分2100上。在下文中，将简要描述互连部分3100的构造的实例。

互连部分3100可包括在活性器件部分2100上的第一绝缘层310。第一电极部分330可设置在第一绝缘层310中。尽管未示出，但是第一电极部分330可电连接至活性器件部分2100。第一扩散阻挡层320可设置在第一绝缘层310和第一电极部分330之间。覆盖第一电极部分330的中间层340可设置在第一绝缘层310上。第二绝缘层350可设置在中间层340上。中间层340可用于限制(和/或防止)第一电极部分330的材料扩散到第二绝缘层350中，同时保护第一电极部分330。中间层340可包括绝缘材料。至少一个通孔H31和至少一个沟槽T31可提供在第二绝缘层350中。可形成通孔H31以通过中间层340暴露第一电极部分330。可提供多个沟槽T31并且多个沟槽T31之一可提供在通孔H31之上。通孔H31和沟槽T31各自也可称为开口。第二扩散阻挡层360可设置成覆盖通孔H31和沟槽T31的内表面。填充通孔H31和沟槽T31的第二电极部分370可设置在第二扩散阻挡层360上。提供在通孔H31中的第二电极部分370可具有塞形状，并且提供在沟槽T31中的第二电极部分370可具有配线形状或垫形状。

第一和第二扩散阻挡层320和360可对应于根据实例实施方式的扩散阻挡层。即，第一和第二扩散阻挡层320和360可包括与以上参照图1-24描述的扩散阻挡层的材料基本上相同或类似的材料。第一扩散阻挡层320可用于限制或防止材料在第一绝缘层310和第一电极部分330之间移动，并且第二扩散阻挡层360可用于限制或防止材料在第二绝缘层350和第二电极部分370之间移动。

尽管未示出，所述电子器件可进一步包括在第一扩散阻挡层320和第一电极部分330之间以及在第二扩散阻挡层360和第二电极部分370之间的粘合层。所述粘合层可包括与以上参照图18和19描述的粘合层A11和A12的材料基本上相同或类似的材料。此外，互连部分3100可在第二绝缘层350上进一步包括至少一个第三绝缘层和至少一个第三电极部分。此外，互连部分3100的最上层可通过钝化层保护。示于图26中的互连部分3100的具体构造仅仅是非限制性实例。在实际的器件中，互连部分3100可具有比所示构造更复杂的构造并且可进行不同的改变。

下面将描述制造上述扩散阻挡层、包括所述扩散阻挡层的多层结构体、和包括所述多层结构体的电子器件(半导体器件)的方法。

可在室温至约1,000℃的范围内由包括金属元素的金属前体和包括硫属元素的硫属元素源形成根据实例实施方式的扩散阻挡层B10、B11和B12。尽管扩散阻挡层B10、B11和B12可通过化学气相沉积(CVD)工艺形成，但是扩散阻挡层B10、B11和B12也可通过原子层沉积(ALD)工艺或其它工艺形成。此外，尽管在形成扩散阻挡层B10、B11和B12期间可使用蒸气前体，但是也可使用液体或固体前体。可用于形成2D材料层的多种方法可被用来形成扩散阻挡层B10、B11和B12。因此，可容易地形成扩散阻挡层B10、B11和B12。在这方面，扩散阻挡层B10、B11和B12具有优异的工艺适用性。由于形成除扩散阻挡层B10、B11和B12之外的电子元件的结构的方法是公知的，故而将省略其详细描述。

另外，由于根据实例实施方式的扩散阻挡层B10、B11和B12可使用2D材料形成，故而扩散阻挡层B10、B11和B12可具有柔性特性。因此，扩散阻挡层B10、B11和B12以及包括其的多层结构体可容易地应用于多种柔性器件。

应理解，本文中描述的实例实施方式应仅在描述的意义上考虑并且不用于限制的目的。根据实例实施方式的各器件或方法内的特征或方面的描述应典型地被认为可用于根据实例实施方式的其它器件或方法中的其它类似特征或方面。本领域普通技术人员将理解，以上参照图1-26描述的扩散阻挡层、包括所述扩散阻挡层的多层结构体、和包括所述多层结构体的电子器件(半导体器件)的构造可进行不同的改变。特别地，所述扩散阻挡层可具有约10nm或更大的厚度，且所述扩散阻挡层可设置在两个不同的导电层(金属层或金属性材料层)之间并且用于限制或防止材料在所述两个不同的导电层之间移动。此外，所述扩散阻挡层应用于其的电子器件(半导体器件)的构造也可进行不同的改变。

尽管已经具体地展示和描述一些实例实施方式，但是本领域普通技术人员将理解，在不背离权利要求的精神和范围的情况下可在其中进行形式和细节上的变化。