半导体装置的制作方法

本发明涉及一种半导体装置，特别地，涉及具有多个端子的封装型半导体装置。

背景技术：

在现有技术中，例如DIPIPM(Dual Inline Package Intelligent Power Module)等电力用半导体装置大多构成为，与1个功能相对应地具有1个端子。近年来，与半导体模块的性能提高相伴，存在对半导体装置的规格进行小型化及大电流化的趋势，但为了流过大电流，需要使端子的截面积增加。作为使截面积增加的方法，能够想到例如将用于流过主电流的主端子变粗的方法、增加端子的个数的方法等。在专利文献1所记载的现有技术中，通过增加端子的个数，从而使截面积增加。

专利文献1：日本特开2005－51109号公报

但是，在如专利文献1所记载的现有技术那样单纯使端子变粗的方法中存在如下问题，即，在将模块安装于印刷基板等时，有时端子的周围未被焊料充分地浸润，焊接性下降，难以稳定地对端子进行连接。另外，在增加端子的个数的方法中，如果考虑到在安装时确保端子间的沿面距离及通孔间的间隔，则使端子间的距离变小是存在极限的，由此，存在半导体装置的封装件大型化的问题。

技术实现要素：

本发明就是为了解决上述课题而提出的，其目的在于提供一种半导体装置，该半导体装置能够确保安装时的焊接性，并且使端子的截面积增加而实现大电流化，另外，能够同时实现端子间的沿面距离的确保和封装件的小型化。

本发明所涉及的半导体装置具有：封装件，其构成外部轮廓；半导体电路，其收容于封装件的内部，与来自外部的控制信号相应地对主电流进行控制；控制端子，其从封装件凸出，将控制信号输入至半导体电路；以及多个主端子，其是使主电流流过半导体电路的端子，且相对于半导体电路分别具有不同的功能，半导体装置设为如下结构，即，各主端子中的至少1个主端子是由在彼此相邻的位置从封装件凸出的多个子端子构成的，构成同一主端子的各子端子的前端部朝向安装半导体装置的安装面弯折，该子端子的弯折位置在彼此相邻的子端子间不同。

发明的效果

根据本发明，由于主端子是由多个子端子构成的，因此能够扩大各主端子的截面积，使其通电量增加。另外，通过将主端子分为多个子端子，从而能够增加在安装半导体装置时焊料附着于主端子的部分。由此，能够确保安装时的焊接性。因此，能够实现具有高可靠性的大电流型半导体装置。另外，由于使彼此相邻的子端子的弯折位置不同，因此能够在子端子间确保最小限度的间隔，并且使子端子的前端部彼此充分地分离。其结果，能够对半导体装置进行小型化，并且充分地确保安装基板上的子端子间的沿面距离、以及供子端子插入的通孔的间隔。

附图说明

图1是表示本发明的实施方式1所涉及的半导体装置的仰视图。

图2是表示图1的半导体装置的侧视图。

图3是表示在图1的半导体装置搭载的半导体电路的电路图。

图4是表示本发明的实施方式2所涉及的半导体装置的仰视图。

图5是表示图4的半导体装置的侧视图。

标号的说明

1、21 半导体装置

2 封装件

3 半导体电路

4 IGBT

5 FWD

6 控制电路

7、22、P、U、V、W、UN、VN、WN 主端子

8 控制端子

S1、S2、S3 子端子

B 基座部

a、b 间隔尺寸

具体实施方式

下面，参照附图，对本发明的实施方式进行说明。此外，在本说明书所使用的各图中，对共通的要素标注同一标号，省略重复的说明。另外，本发明不限定于以下的实施方式，在不脱离本发明的主旨的范围能够进行各种变形。另外，本发明包含以下的各实施方式所示的结构中的能够进行组合的结构的一切组合。

实施方式1

首先，参照图1至图3，对本发明的实施方式1进行说明。图1是表示本发明的实施方式1所涉及的半导体装置的仰视图。图2是表示半导体装置的侧视图。另外，图3是表示在半导体装置搭载的半导体电路的电路图。如这些图所示，本实施方式的半导体装置1具有例如传递模塑型功率模块的外观形状，具有封装件2、半导体电路3、控制电路6、多个主端子7以及控制端子8。

如图1及图2所示，封装件2构成半导体装置1的外部轮廓，是由绝缘性的树脂材料等形成的。封装件2形成具有2个长边及短边的细长的四边形状。半导体电路3在气密状态下收容于封装件2的内部。半导体装置1是通过在具有主端子7及控制端子8的引线框架之上搭载包含半导体电路3及控制电路6的半导体芯片，利用模塑树脂对这些搭载物进行封装而构成的。

半导体电路3与来自外部的控制信号相应地对主电流进行控制，在图3所示的一个例子中，半导体电路3作为例如具有6个IGBT(Insulated Gate Bipolar Transistor)4、和6个FWD(Free Wheeling Diode)5的3相逆变器电路而构成。IGBT 4进行主电流的通断(接通/断开)，由例如宽带隙半导体构成。所谓宽带隙半导体，是与硅相比带隙(禁带)宽度较大的半导体的总称，已知例如碳化硅(SiC)、氮化镓(GaN)、金刚石等。

IGBT 4在主端子P－UN间、主端子P－VN间、以及主端子P－WN间分别各串联地连接2个。并且，U端子连接于在主端子P－UN间串联地连接的2个IGBT 4之间，V端子连接于在主端子P－VN间串联地连接的2个IGBT 4之间。另外，W端子连接于在主端子P－WN间串联地连接的2个IGBT 4之间。另一方面，在主电流由于IGBT 4的通断而被断开时，回流电流流过FWD 5，对于各IGBT 4，FWD 5将集电极和发射极连接。此外，本发明不限定于逆变器电路，还能够应用于除逆变器电路以外的各种半导体电路。另外，在本发明中，也可以由除IGBT 4、FWD 5以外的各种元件构成半导体电路。

控制电路6进行通断的驱动、电路的保护等，经由例如引线框架、导线等与各控制端子8及各IGBT 4的栅极连接。主端子7是图1中所示的主端子P、U、V、W、UN、VN、WN的总称，使主电流流过半导体电路3。在这里，主端子P作为接地起作用。另外，主端子UN、VN、WN具有将主电流供给至逆变器的各相的功能，主端子U、V、W具有取出各相的交流的功能。如上所述，各个主端子7分别具有不同的功能。

另外，控制端子8将控制信号输入至半导体电路3。在本实施方式中，在例如封装件2的2个长边中的一个长边并排地配置各主端子7(主端子P、U、V、W、UN、VN、WN)，在封装件2的另一个长边并排地配置各控制端子8。这些主端子7及控制端子8由例如金属制的细长板体或者棒体形成，从封装件2凸出。

在以上述方式构成的半导体装置1作为逆变器电路进行动作时，对主端子P－UN间、主端子P－VN间、以及主端子P－WN间分别施加直流电压，从主端子U、V、W输出三相交流。此时，半导体装置1能够与从控制端子8输入的控制信号相应地对三相交流的输出状态进行控制。

下面，参照图1及图2，对本实施方式的特征事项即主端子7的结构进行说明。在本实施方式中，如图1所示，使各个主端子P、U、V、W、UN、VN、WN分别由多个(例如3个)子端子S1、S2、S3构成。构成同一主端子的3个子端子S1、S2、S3配置为，在彼此以规定的间隔尺寸a分离的状态下相邻，从封装件2凸出。此外，彼此相邻的子端子间的间隔尺寸a被设定得比彼此相邻的主端子7间的间隔尺寸b小。另外，构成同一主端子的子端子S1、S2、S3分别与半导体电路3的同一部位连接。对于该连接，子端子S1、S2、S3也可以在从封装件2的外部抵达至半导体电路3的路径的中途一体化，但在该情况下也优选构成为，子端子S1、S2、S3的截面积的合计与位于封装件2的外部的部分相同。

另外，如图2所示，构成同一主端子的子端子S1、S2、S3的前端部朝向安装半导体装置1的安装面而L字状地弯折。并且，该子端子S1、S2、S3的弯折位置构成为，在子端子的长度方向上在彼此相邻的子端子间不同。此外，所谓同一主端子中彼此相邻的子端子，是指例如子端子S1和S2、以及子端子S2和S3，子端子S1和S3不符合条件。

举个更具体的例子，关于主端子P、V、UN、WN，中央的子端子S2的弯折位置被设定于与两侧的子端子S1、S3的弯折位置相比远离封装件2的位置。两侧的子端子S1、S3的弯折位置被设定得彼此相等。即，在俯视观察时，子端子S1、S2、S3的弯折位置交错状地错开配置。

另外，关于配置于上述主端子P、V、UN、WN之间的其他主端子U、W、VN，中央的子端子S2的弯折位置被设定于与两侧的子端子S1、S3的弯折位置相比更接近于封装件2的位置，两侧的子端子S1、S3的弯折位置被设定得彼此相等。在该情况下，在俯视观察时，子端子S1、S2、S3的弯折位置也交错状地错开配置。并且，在本实施方式中，中央的子端子S2在远离封装件2的位置处弯折的主端子P、V、UN、WN和中央的子端子S2在靠近封装件2的位置处弯折的主端子U、W、VN在主端子排列的方向上交替地配置。

如以上详述所示，根据本实施方式，由于各个主端子7由3个子端子S1、S2、S3构成，因此能够扩大各主端子7的截面积，使其通电量增加。另外，通过将主端子7分为子端子S1、S2、S3，从而能够增加在安装半导体装置1时焊料附着于主端子7的部分。由此，能够确保安装时的焊接性。因此，能够实现具有高可靠性的大电流型半导体装置1。

另外，由于使各子端子S1、S2、S3中的彼此相邻的子端子的弯折位置不同，因此能够在子端子S1、S2、S3间确保最小限度的间隔，并且使子端子的前端部彼此充分地分离。其结果，能够对半导体装置1进行小型化，并且充分地确保安装基板之上的子端子间的沿面距离、以及供子端子插入的通孔的间隔，还容易确保通孔和其周围的承载(land)部之间的间隔。特别地，如内置了例如3相逆变器电路的半导体装置1所示，在具有多个主端子P、U、V、W、UN、VN、WN的半导体装置中，能够显著地得到上述效果。

另外，在本实施方式中，将彼此相邻的子端子间的间隔尺寸a设定得比彼此相邻的主端子7间的间隔尺寸b小。由此，能够在彼此功能不同的2个主端子间确保充分的距离。因此，除上述效果以外，还能够将主端子间稳定地绝缘。并且，在本实施方式中，使IGBT 4由宽带隙半导体构成。由此，能够利用具有高耐热性的宽带隙半导体促进半导体电路3的高性能化、大电流化。

实施方式2

下面，参照图4及图5，对本发明的实施方式2进行说明。本实施方式的特征在于，使主端子由基座部和各子端子构成。图4是表示本发明的实施方式2所涉及的半导体装置的仰视图。图5是表示半导体装置的侧视图。如这些图所示，本实施方式的半导体装置21虽然与前述实施方式1大致相同地构成，但各个主端子22(即、主端子P、U、V、W、UN、VN、WN)分别由基座部B、和子端子S1、S2、S3构成。基座部B和子端子S1、S2、S3由例如同一金属材料一体地形成。

换言之，基座部B构成主端子22中的与封装件2连结的基端侧的部位。另外，子端子S1、S2、S3构成主端子22的前端部，从基座部B凸出并弯折。即，子端子S1、S2、S3的基端侧作为基座部B而一体化。由此，能够确保各主端子22的截面积，并且使该主端子进一步小型化。因此，能够将半导体装置21形成得更为小型。另外，在基座部B的位置处，由于与子端子S1、S2、S3的位置处相比主端子7的截面积较大，因此能够通过基座部B提高半导体电路3的散热性。

此外，在前述各实施方式中例示了具有7个主端子P、U、V、W、UN、VN、WN的半导体装置1，但本发明不限于此，适用于具有任意个数的主端子的半导体装置。另外，本发明不需要全部的主端子都由子端子构成，至少1个主端子由子端子构成即可。另外，在本发明中例示了由3个子端子S1、S2、S3构成1个主端子7的情况。但是，本发明不限于此，构成同一主端子的子端子的个数设定为大于或等于2个的任意个数即可。

另外，在本发明中，作为半导体电路3而例示了能够输出3个相电流(相电压)的3相逆变器电路。但是，本发明不限于此，也可以应用于2相或者大于或等于4相的多相逆变器电路。并且，在本发明中，作为半导体电路3而例示了具有IGBT 4及FWD 5的逆变器电路，但本发明不限于此，也可以应用于未使用IGBT 4或FWD 5的逆变器电路，并且也可以应用于除逆变器电路以外的各种半导体电路。