抗击穿的HEMT衬底和器件的制作方法

文档序号:11136630阅读:733来源:国知局
抗击穿的HEMT衬底和器件的制造方法与工艺

本申请涉及半导体器件,尤其涉及具有高额定电压的高电子迁移率场效应晶体管。



背景技术:

半导体晶体管,尤其是场效应控制的开关器件,诸如MISFET(金属绝缘体半导体场效应晶体管:Metal Insulator Semiconductor Field Effect Transistor),下文中也被称为MOSFET(金属氧化物半导体场效应晶体管:Metal Oxide Semiconductor Field Effect Transistor)和也被称为异质结构FET(HFET)的HEMT(高电子迁移率场效应晶体管:high-electron-mobility Field Effect Transistor)以及调制掺杂FET(MODFET)被使用于各种应用中。HEMT是具有两种材料之间的结的晶体管,所述两种材料诸如GaN和AlGaN具有不同带隙。

HEMT通常由诸如GaN、GaAs、InGaN、AlGaN等等的III-V族半导体材料形成。在基于GaN/AlGaN的HEMT中,二维电子气(2DEG)在AlGaN阻挡层与GaN缓冲层之间的边界处产生。所述2DEG形成器件的沟道而非形成传统MOSFET器件中的沟道的掺杂区。可使用类似原理来选择形成作为器件的沟道的二维空穴气(2DHG)的缓冲和阻挡层。2DEG或2DHG通常被称为二维载流子气。无需进一步措施,异质结结构会导致自导电的,即常开的晶体管。在没有正栅极电压的情况下,必须采取措施以防止HEMT的沟道区处于导电状态。

一种用于形成用于HEMT的III-V族半导体材料的技术涉及将硅晶片作为用于III-V族半导体材料的外延生长的基衬底。优选硅晶片作为基衬底至少在某种程度上是因为硅的丰富性和可用性。然而,III-V族半导体材料(例如GaN)在硅上的直接外延生长是不可能的。鉴于此,硅晶片的表面被涂覆有利于III-V族半导体材料的外延生长的成核层(例如AlN层)。另外,硅与GaN之间的晶格失配可导致两种材料之间的应变。这种应变会在GaN材料中产生缺陷并且有害地影响器件性能。鉴于此,可在成核层上设置晶格过渡层。晶格过渡层是由AlGaN构成的层,例如具有逐渐减少的铝含量的层。另一种技术涉及例如GaN和AlN层的周期性的重复。用任意一种或这两种配置,即可在晶格过渡层的顶部上生长无应力且无缺陷的纯GaN缓冲层。

HEMT被视为功率晶体管应用的有吸引力的候选者。功率晶体管是能够切换与大功率应用相关联的大幅度电压和/或电流的器件。然而,相比于其他器件技术,与HEMT器件相关的一些缺点包括较高漏电流以及降低的电压阻断能力。GaN材料尤其易受带-带遂穿机制的影响,导致在足够大的电势下的器件的漏电流。另外,在上述的包括硅晶片和成核层的结构中,由于极化效应,在硅晶片与成核层之间的界面处会产生电子反型层。在足够大的电势下,电子通过热电子机制可从该反型层遂穿通过势能垒或克服势能垒。也有可能是两种效应的组合。

一种用于提高III-V族HEMT器件的电压阻断能力的公知技术是增加缓冲层的厚度。例如,可使用厚度为5μm的或更厚的缓冲层来提供基于GaN的具有400V额定电压的HEMT器件。然而,由于外延工艺难以控制,因此形成具有该厚度的GaN层(例如通过外延生长)很昂贵。因此,有改善的必要。



技术实现要素:

公开了一种具有主表面和与主表面相反的后表面的化合物半导体器件结构。根据一个实施例,化合物半导体器件结构包括硅衬底,所述硅衬底包括第一和第二衬底层。第一衬底层延伸至后表面。第二衬底层延伸至硅衬底的与后表面相反的第一侧,使得第一衬底层通过第二衬底层与第一侧完全分隔开。化合物半导体器件结构还包括形成在硅衬底的第一侧上并且包括氮化物层的成核区,以及形成在成核区上并且包括类型III-V族半导体氮化物的晶格过渡层。晶格过渡层被配置成用于减轻由于化合物半导体器件结构中的硅衬底与其他层之间的晶格失配而在硅衬底中产生的应力。第二衬底层被配置成用于抑制硅衬底中的在硅衬底与成核区之间的边界处产生的反型层。

公开了一种在具有主表面和与主表面相反的后表面的化合物半导体器件结构中形成的半导体器件。根据一个实施例,半导体器件包括具有第一和第二衬底层的硅衬底。第一衬底层延伸至后表面。第二衬底层延伸至硅衬底的与后表面相反的第一侧,使得第一衬底层通过第二衬底层与第一侧完全分隔开。半导体器件还包括形成在硅衬底的第一侧上并且包括氮化物层的成核区,以及形成在成核区上并且包括类型III-V族半导体氮化物的晶格过渡层。半导体器件还包括在晶格过渡层上形成的类型III-V族半导体氮化物区。所述类型III-V族半导体氮化物区包括高电子迁移率半导体器件。晶格过渡层被配置成用于减轻由于化合物半导体器件结构中的硅衬底与其他层之间的晶格失配而在硅衬底中所产生的应力。第二衬底层被配置成用于抑制硅衬底中的在硅衬底与成核区之间的边界处产生的反型层。

公开了一种在具有主表面和与主表面相反的后表面的化合物半导体器件结构中形成半导体器件的方法。根据一个实施例,所述方法包括形成包括第一和第二衬底层的硅衬底。第一衬底层延伸至后表面。第二衬底层延伸至硅衬底的与后表面相反的第一侧,使得第一衬底层通过第二衬底层与第一侧完全分隔开。所述方法还包括在硅衬底的第一侧上形成包括氮化物层的成核区,以及在成核区上形成晶格过渡层。晶格过渡层被配置成用于减轻由于化合物半导体器件结构中的硅衬底与其他层之间的晶格失配而在硅衬底中产生的应力。所述方法还包括在晶格过渡层上外延生长类型III-V族半导体氮化物区。

在阅读以下详细描述并查看附图时,本领域的技术人员将会认识到附加的特征和优点。

附图说明

附图的元件不一定相对彼此按比例绘制。相似的附图标记表示相应的相似部分。图示出的各种实施例的特征可结合起来,除非它们彼此排斥。各实施例在图中被示出并且在接下来的描述中被具体化。

图1示出根据一个实施例的化合物半导体器件结构。

图2包括图2A和图2B,示出根据一个实施例的两种不同化合物半导体器件结构的击穿电压对比。

图3示出根据另一个实施例的化合物半导体器件结构。

图4示出根据另一个实施例的化合物半导体器件结构。

图5示出根据一个实施例的在化合物半导体器件结构中形成的半导体器件。

具体实施方式

本文公开的实施例包括具有减轻电子发射和隧穿机制以增加半导体材料的垂直击穿强度的特征的化合物半导体器件结构。化合物半导体器件结构的一个有利特征是设置在化合物半导体器件的硅衬底部分中的高度掺杂层。此高度掺杂层可以是p-型层。硅衬底的剩余部分可以是n-型,或替代地例如可以是相比于该高度掺杂层具有更低掺杂浓度的p-型。高度掺杂层划定硅衬底与成核区之间的界面并且耗尽界面区的电子。因此,在此界面处形成的反型层丧失电子,注入成核区的电子源基本上被废除或至少被抑制。化合物半导体器件结构的另一有利特征是成核区的组成。根据一个实施例,成核区是化合物半导体层,具有插入在两个氮化物(例如AlN)层之间的掺杂类型III-V族半导体氮化物(例如AlGaN)层。所述掺杂类型III-V族半导体氮化物层抬高了对存在于成核区中的载流子的能垒,因此在整个成核区减轻了隧穿效应。基于以下描述,化合物半导体器件结构的另外有利之处对本领域普通技术人员将变得显而易见。

参考图1,示出了根据一个实施例的化合物半导体器件结构100。化合物半导体器件结构100具有主表面102以及与主表面102相反的后表面104。主表面102和后表面104是横向表面,并且化合物半导体器件结构100还包括在主表面102与后表面104之间延伸的垂直边侧。

化合物半导体器件结构100包括衬底106。衬底106可由适合于制造半导体器件的任何半导体材料形成,尤其是由适合于类型III-V族半导体氮化物在其上外延生长的任何材料形成。衬底106的示例性材料包括硅(Si),诸如碳化硅(SiC)或硅锗(SiGe)的IV族化合物半导体材料。根据一个实施例,衬底106由硅(Si)形成。

衬底106包括第一和第二衬底层108、110。根据一个实施例,第一衬底层108可具有第一导电类型(例如n-型),以及第二衬底层110可具有第二导电类型(例如p-型)。就是说,第一与第二衬底层108、110彼此相反掺杂。替代性地,第一和第二衬底层108、110二者都可具有第二导电类型,同时与第二衬底层110相比,第一衬底层108具有较低的掺杂浓度。例如,第一衬底层108可以是“P-型”层,而第二衬底层110可以是“P++-型”层。掺杂浓度是指所指的半导体区的多数载流子浓度。例如,第一衬底层108可包括一定量的n-型掺杂剂,尽管如此,如果所有n-型掺杂剂被完全补偿,那么第一衬底层108也可以是“P-型”层。

第一衬底层108延伸至化合物半导体器件的后表面104。就是说,第一衬底层108以化合物半导体器件结构100的最下层半导体表面为界。第二衬底层110延伸至硅衬底106的与后表面104相反的第一侧112。另外,第一衬底层108可通过第二衬底层110与第一侧112完全分隔开。就是说,第二衬底层110完全划出衬底106的第一侧112的界线,使得衬底106中没有任何第一导电类型半导体材料接触衬底106的第一侧112。

可选地,衬底106可包括第一或第二导电类型的附加衬底层。另外,衬底106中任意层的掺杂分布曲线可以是非线性的。总体上,具有以下掺杂分布曲线的任意数量的层都是可行的:能够在硅衬底106的第一侧112处或靠近第一侧112处抑制电子累积的层。

根据一个实施例,衬底106通过提供具有第一导电类型的块状硅衬底形成。所述块状硅衬底可具有第一或第二导电类型的固有掺杂。替代性地,可掺杂块状硅衬底(例如通过注入或扩散)以实现期望的掺杂类型和浓度。根据一个实施例,块状衬底的掺杂浓度在1014cm-3与1019cm-3之间。随后,第二导电类型掺杂剂可注入或扩散至第一导电类型块状衬底的横向表面,以便形成从块状衬底的横向表面延伸至衬底106中的第二衬底层110。第二衬底层110可以以至少为1019cm-3的掺杂浓度被高度掺杂(例如P++)。根据一个实施例,第二衬底层110具有至少1020cm-3的掺杂浓度。

第二衬底层110可外延地形成,而不是在块状衬底106中作为掺杂区形成第二衬底层110。例如,根据一个实施例,提供有第一或第二导电类型块状衬底,第二衬底层110在块状衬底上外延地生长以形成图1中示出的多层衬底106。

化合物半导体器件结构100还包括在硅衬底106的第一侧112上形成的成核区114。该成核区114包括至少一个相对较薄(例如≤300nm)的氮化物层116,所述氮化物层116有利于类型III-V族半导体氮化物(例如GaN)在其上外延生长。就是说,成核区114包括能够确保类型III-V族半导体氮化物材料的稳健和无缺陷生长的材料。氮化物层116还是电绝缘层。根据一个实施例,氮化物层116是AlN(氮化铝)层。

根据一个实施例,成核区114是具有不同组成的多个半导体层的化合物半导体层。例如,成核区114可包括两个或两个以上的氮化物层116。所述氮化物层116通过掺杂类型III-V族半导体氮化物层118彼此分隔开。根据一个实施例,成核区114包括形成在硅衬底106的第一侧112上的第一氮化物层116。第一氮化物层116可由AlN形成。成核区114还包括形成在第一氮化物层116上的第一掺杂类型III-V族半导体氮化物层118。所述第一掺杂类型III-V族半导体氮化物层118可由AlGaN形成。成核区114还包括形成在第一掺杂类型III-V族半导体氮化物层118上的第二氮化物层116。第二氮化物层116可由AlN形成。第一和第二氮化物层116均可具有≤300nm的厚度。第一掺杂类型III-V族半导体氮化物层118可具有≤0.5μm的厚度。

化合物半导体器件结构100还包括在成核区114上形成的晶格过渡层120。所述晶格过渡层120可由掺杂类型III-V族半导体氮化物材料形成。例如,晶格过渡层120可以是AlGaN层。晶格过渡层120被配置成用于减轻由于化合物半导体器件结构100中的衬底106的硅材料与其他层之间的晶格失配(诸如与衬底106上形成的任意类型III-V族半导体氮化物之间的晶格失配)而在硅衬底106中产生的应力。晶格过渡层120逐渐分散由于材料之间的晶格失配而在衬底106与生长在衬底106上的类型III-V族半导体氮化物之间所产生的应力。因此,晶格过渡层120的顶部与成核区114的顶部相比,更适合基本上无应力且无缺陷的类型III-V族半导体氮化物在其上的形成。

根据一个实施例,晶格过渡层120的金属含量(在AlGaN层的情况下即是铝)随着与成核区114的间隔距离增加而降低。根据另一个实施例,晶格过渡层120包括一系列的外延层,这些层中的每层相比于紧接下层具有减小的金属含量。根据另一个实施例,晶格过渡层120包括周期性地插入于多个类型III-V族半导体层(例如GaN)之间的多个氮化物层(例如AlN)。总体上,对于晶格过渡层120,可使用任何能够逐渐分散由于晶格失配而在衬底106中产生的应力的结构。

化合物半导体器件结构100还包括缓冲层122和阻挡层124。缓冲层122在晶格过渡层120上形成并且阻挡层124在缓冲层122上形成。缓冲层122与阻挡层124相比由具有不同带隙的半导体材料形成。由于极化效应,沿缓冲层122与阻挡层124之间的界面产生了二维电荷载流子气沟道126。

通常,诸如GaN的III-V族半导体材料被用于形成高电子迁移率半导体器件。通过GaN技术,极化电荷和应变效应的存在导致了二维电荷载流子气的实现,所述二维电荷载流子气是以非常高的载流子密度和非常高的载流子迁移率为特征的二维电子或空穴反型层。这种诸如2DEG(二维电子气)或2DHG(二维空穴气)的二维电荷载流子气形成了器件的沟道区。例如1-2nm的薄的AlN层可设置在GaN缓冲层与合金阻挡层之间,以尽量减少合金散射和提高2DEG迁移率。如本领域公知的,可使用III-V族半导体材料的其他组合以形成2DEG或2DHG沟道区。总体上,可使用任何以下异质结构,其中,能带不连续性负责器件概念。例如对于AlGaAs系统,没有压电效应,但涉及布置量子阱用于限制沟道区的限制概念是可行的。

根据一个实施例,缓冲层122包括GaN,阻挡层124包括AlGaN。缓冲层122可以是纯的或基本上纯的GaN的本征层。替代性地,缓冲层122可由具有非常低的Al含量(例如≤10%)的AlGaN的层形成。缓冲层122可附加地或作为替代地包括其他掺杂剂原子(例如碳或铁)。这些掺杂技术通过减小带-带遂穿效应增加化合物半导体器件结构100的击穿强度。缓冲和阻挡层122、124两者都可例如由外延生长技术形成。

图2示出两个半导体器件结构的垂直击穿特性曲线图。在这些仿真中,半导体器件结构的两个相反的横向表面被施加高压,并且观察材料的垂直传导。对于在这些半导体器件结构中的一个内形成的晶体管,这些仿真指出器件中产生垂直泄漏路径时的电压。

曲线A代表除两处不同以外,与图1的化合物半导体器件结构100基本类似的结构的I/V曲线。第一处是曲线A绘制的结构不包括硅衬底106中的第二衬底层110。就是说,衬底106直接接触成核区114,在与成核区114的交界处没有高度掺杂的第二导电类型层用于在此区域中抑制反型层。第二处是曲线A所绘制的结构的成核区114不是化合物半导体层。就是说,成核区114包括仅一个单独的氮化物层116而不包括掺杂类型III-V族半导体氮化物层118。曲线B代表图1的化合物半导体器件结构100的I/V曲线。因此,可观察到第二衬底层110和成核区114的化合物方面对化合物半导体器件结构100的整体垂直击穿特性的作用。

如图2中可看出的,曲线A描绘的结构与曲线B描绘的化合物半导体器件结构100相比更易遭受垂直击穿。曲线A描绘的结构在曲线B描绘的化合物半导体器件结构100之前开始击穿(即变得导电)。当缓冲和阻挡层122、124中的电场足够大时,隧穿效应和失控效应导致GaN材料变得导电。成核区114中的带-带遂穿效应和热电子发射使得载流子从成核区114进入化合物半导体器件结构100的缓冲和阻挡层122、124。成核区114中掺杂类型III-V族半导体氮化物层118的存在引入了能够减轻遂穿效应的能垒,因此使得初始传导在较高值下发生。在甚至更高的电压值下,开始发生从衬底106至成核区114的电子注入。这种注入可产生于电子发射或遂穿或其他陷阱相关机制。对于该注入效应,第二衬底层110的存在剥夺了成核区114的电子。图中可示出这一点,因为曲线B中的电流与曲线A中的电流相比,在较低值处达到平稳。事实上,曲线B中的击穿电流比曲线A中的击穿电流低几个数量级。因此,化合物半导体器件结构100的特性大幅度减小了在高电压下的导通状态的泄漏。

参考图3,示出了根据另一个实施例的化合物半导体器件结构100。除关于成核区114的结构方面不同以外,化合物半导体器件结构100与图1的化合物半导体器件结构100基本类似。更具体地说,成核区114包括附加的层。根据一个实施例,成核区114包括在第二氮化物层116上形成的第二掺杂类型III-V族半导体氮化物层118。所述第二掺杂类型III-V族半导体氮化物层118可由AlGaN形成。成核区114还包括在第二掺杂类型III-V族半导体氮化物层118上形成的第三氮化物层116。所述第三氮化物层116可由AlN形成。第二掺杂类型III-V族半导体氮化物层118和第三氮化物层116可分别与第一掺杂类型III-V族半导体氮化物层118和第一或第二氮化物层116具有同一组成和厚度。可延伸使用相同的思想来配置具有三个、四个、五个等等氮化物层116的成核区114,每个氮化物层通过掺杂类型III-V族半导体氮化物层118中的一层将彼此间隔开。

参考图4,示出了根据另一个实施例的化合物半导体器件结构100。除关于衬底106的配置方面不同之外,化合物半导体器件结构100与图1的化合物半导体器件结构100基本类似。图4的化合物半导体器件结构100包括形成在衬底106中的埋置绝缘层127。所述埋置绝缘层127平行于主表面102和后表面104延伸。就是说,埋置绝缘层127跨越衬底106横向延伸,并且可到达衬底106的垂直边侧。埋置绝缘层127与衬底106的第一侧112间隔开。因此,埋置绝缘层127并不物理接触成核区114。然而,埋置绝缘层127与成核区114间隔很近。根据一个实施例,埋置绝缘层127与衬底106的第一侧112(成核区114设置在其上)之间的间隔距离是在数十纳米,例如≤200nm。埋置绝缘层127的整体厚度也可在数十纳米,例如≤200nm。埋置绝缘层127将另一能垒引入至硅衬底106,从而进一步减少从衬底106注入至成核区114的可用电子量。

埋置绝缘层127可以是氧化物层,诸如SiO2。在此实施例中,衬底106可通过一系列的外延沉积和氧化物生长形成。例如,埋置绝缘层127可沉积在衬底106的表面上。随后,第二导电类型硅的薄层可在埋置绝缘层127上外延生长以形成接触成核区114的第二衬底层110。替代性地,埋置绝缘层127可通过高能注入步骤形成,所述高能注入步骤损坏衬底106中硅晶格的周期性以便形成无定形区。

参考图5,示出了根据一个实施例的在化合物半导体器件结构100中形成的半导体器件。所述化合物半导体器件结构100可以与图1的化合物半导体器件结构100基本上类似或相同。半导体器件包括高电子迁移率半导体器件129,所述高电子迁移率半导体器件129在由缓冲层122和阻挡层124共同形成的类型III-V族半导体氮化物器件区中形成。

高电子迁移率半导体器件129是HEMT,其被配置成用于控制二维电荷载流子气沟道126的响应于栅极偏置的传导状态。高电子迁移率半导体器件129包括导电栅极电极128,所述栅极电极128设置在二维电荷载流子气沟道126上方并且被配置成能够施加可耗尽二维电荷载流子气沟道126中的载流子的电场,从而提供ON/OFF控制。高电子迁移率半导体器件129还包括导电源极电极和导电漏极电极130、132,其两者都与二维电荷载流子气沟道126欧姆接触。高电子迁移率半导体器件129还包括设置在主表面102上的钝化层134。所述钝化层134可由多种电绝缘材料中的任意材料、例如Si02或SiN形成,其通常用于保护并且隔离半导体器件的半导电部分的。

图5的高电子迁移率半导体器件129是可在化合物半导体器件结构100中形成的多种潜在器件配置中的一种示例。这些器件可包括将器件的固有的“常开”配置改变成“常关”配置的特征。例如,掺杂区(例如p-型GaN)可插入于栅极电极128与二维电荷载流子气沟道126之间,以在没有栅极偏置的情况下耗尽二维电荷载流子气沟道126,从而创建“常关”配置。替代性地,栅极可设置在阻挡层124的破坏二维电荷载流子气沟道126的凹部中。另外,可设置任意数量的钝化层134。源极电极和漏极电极130、132可在这些钝化层134上形成,或可穿过钝化层延伸至阻挡层124。图5中示出的高电子迁移率半导体器件129被配置成横向器件。就是说,导电沟道部分沿平行于主表面102的横向方向延伸。替代性地,高电子迁移率半导体器件129可被配置成垂直或类垂直器件,使得至少部分导电沟道沿垂直于主表面102的垂直方向延伸。

本说明书中使用的术语“功率半导体器件”旨在于描述在单个芯片上的具有高电压和/或高电流切换功能的半导体器件。换言之,功率半导体器件被用于通常在一安培或一安培以上的范围内的高电流和/或通常在100V以上、更通常地在400V以上的高电压。

术语HEMT通常也被称为HFET(异质结构场效应晶体管:heterostructure field effect transistor)、MODFET(调制掺杂FET:modulation-doped FET)和MESFET(金属半导体场效应晶体管:metal semiconductor field effect transistor)。术语HEMT、HFET、MESFET和MODFET在本文中可互换使用以指代包含具有不同带隙的两种材料之间的结(即异质结)并将所述结作为沟道的任何基于III族氮化物的化合物半导体晶体管。例如,GaN可与AlGaN或InGaN结合以形成电子气反型区作为沟道。化合物半导体器件可具有AllnN/AlN/GaN的阻挡/分隔/缓冲层结构。通常,可使用允许由于压电效应而形成相反极性反型区的诸如GaN的任何合适的III族氮化物技术来实现常关化合物半导体晶体管。

术语“欧姆接触”或“电连接”或“电接触”描述具有与欧姆定律相符的线性电流-电压(I-V)特性的两个导体之间的永久的、非整流的电接合。相比之下,术语“电耦合”表示在电耦合元件之间设置一个或一个以上中间元件,所述一个或一个以上中间元件被配置成能够以某些具体方式来影响电信号。这些中间元件包括诸如晶体管的有源元件,以及诸如电感器、电容器、二极管、电阻器等等的无源元件。

本说明书中使用的术语“横向的”旨在于描述与半导体衬底或本体的第一表面或主表面大致平行的取向。这例如可以是晶片或裸片的表面。

本说明书中使用的术语“垂直的”旨在于描述与第一表面大致垂直布置,即与半导体衬底或本体的第一表面的法线方向平行的取向。

在本说明书中,半导体本体的半导体衬底的第二表面被认作是由下表面或背侧表面形成的,而第一表面被认作是由半导体衬底的上表面、前表面或主表面形成的。与这种取向相一致,因此本说明书中使用的术语“上方”和“下方”描述一个结构特征相对于另一个结构特征的相对位置。

在本说明书中,n-掺杂被称为第一导电类型,而p-掺杂被称为第二导电类型。替代性地,半导体器件可由与之相反的掺杂关系形成,使得第一导电类型可以是p-掺杂,第二导电类型可以是n-掺杂。另外,一些附图通过在掺杂类型旁标示“-”或“+”而示出相对掺杂浓度。例如,“n-”表示小于“n”-掺杂区的掺杂浓度的掺杂浓度,而“n+”-掺杂区则比“n”-掺杂区具有更大的掺杂浓度。然而,除非另有声明,否则表示相对掺杂浓度并不意味着具有相同相对掺杂浓度的掺杂区必须具有相同的绝对掺杂浓度。例如,两个不同的n+-掺杂区可具有不同的绝对掺杂浓度。这同样适用于例如n+-掺杂区和p+-掺杂区。

诸如“之下”、“下方”、“下部”、“上方”、“上部”等等的空间相对术语为便于描述而使用,以解释一个元件相对于第二个元件的位置。这些术语旨在涵盖除图中所示出的各种取向之外的器件的不同取向。另外,诸如“第一”、“第二”等等的术语也被用于描述各种元件、区域、部分等等,并且也不表示限制的作用。在整个说明书中相似的术语表示相似的元件。

如本文所使用的,术语“具有”、“包含”、“包括”、“含有”等等是表示所陈述的元件或特征存在性的开放性术语,并不排除其他的元件或特征。除非文章明确表示,否则术语“一”、“一个”和“所述”旨在于包括复数以及单数。

考虑到上述变化和应用的范围,应该理解的是本发明不受限于上文描述,也不受限于附图。相反,本发明仅由下文权利要求及其法律上的等同方案限定。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1