一种高性能MOSFET及其制造方法与流程

本发明涉及半导体器件及制造工艺，属于半导体技术领域，具体是一种高性能MOSFET及其制造方法。

背景技术：

随着电力电子技术的不断进步，功率器件已得到极大程度的发展。从最开始的研发出的LDMOS结构器件，LDMOS是横向导电，能够成功放大无线射频(RF)信号的，也较好地解决了高耐压和大电流之间的矛盾，但是大大的增加了器件的面积；

然后是现有技术中的垂直双扩散的功率VDMOS，VDMOS为纵向导电，使器件的耐压水平和可靠性都有了很大程度的提高，但是其JFET区域会在导通的过程中形成较大的导通电阻，这就阻碍了其大电流能力的发展，也是功率器件向降低功耗方向发展的较大阻力；

再然后，现有技术中出现了带沟槽栅的Trench MOS结构，在Trench结构中，采用U形槽结构，这样就能大大的减小JFET区的电阻，在器件耐压不变的情况下提高器件的电流能力，但是其栅源寄生电容较大开关切换时间较长。

任何器件都具有本身的优势与劣势，因此各类改善器件结构的实例不断出现。

功率器件的应用场所越来越广泛，所以要求器件具有低的传导损耗，低的切换损耗，低的驱动损耗等优点也理所当然。

其中功率MOSFET在电力电子器件中占有重要的位置，最普遍的应用便是将来自电网或者功率设备的交流电变换为直流电或者交流电，实现电能之间的相互变换。其中当功率MOSFET作为PWM应用中负载电流的开关，作为负载开关使用时，由于切换时间通常较长，因此装置的成本、尺寸及导通电阻是设计时考虑的重点。

用于PWM应用时，晶体管必须在切换期间达到最低的功率损耗，对于促使MOSFET设计更为挑战且时间成本更高的小型内部电容而言，这已成为另一项必要的需求，设计人员需要特别注意闸极对汲极(Cgd)电容，因为这类电容决定了切换期间的电压瞬时时间，这是影响切换功率损耗最重要的参数。

因此综合考虑各个因数就成为设计人员一个非常困难的问题。

技术实现要素：

本发明的目的是解决器件的导通压降偏高，开关速度满，反向漏电流较大，功耗高，寿命段和稳定性不足等问题。

为实现本发明目的而采用的技术方案是这样的，一种高性能MOSFET，其特征在于：包括P型衬底、P型埋层、P型外延层、N型重掺杂区、n型漂移区、P型体沟道区、N型重掺源区、介质层、多晶栅极区、金属前介质层、场板金属、P型重掺杂区、源端金属、漏端金属。

所述P型衬底上覆盖有P型埋层和P型外延层。所述P型埋层位于P型衬底上表面的中间位置，所述P型外延层与P型埋层相接触。

所述n型漂移区覆盖于P型外延层两端位置。所述n型漂移区之间设置有P型体沟道区。

所述P型体沟道区与P型埋层和P型外延层相接触。

所述P型体沟道区上表面中心位置出处设有接触孔，所述接触孔两侧为N型重掺源区，所述接触孔底部为P型重掺杂区。

所述N型重掺源区的上表面与P型体沟道区的上表面共面，所述N型重掺源区与P型重掺杂区相接触。

所述n型漂移区的两端设置有N型重掺杂区。

所述n型漂移区、P型体沟道区、N型重掺源区的表面和N型重掺杂区的部分表面上覆盖有介质层。

所述多晶栅极区覆盖于介质层的部分表面。所述多晶栅极区在介质层下表面的投影位置与所述P型体沟道区、N型重掺源区之间的位置相对应。

所述金属前介质层覆盖于介质层和多晶栅极区的上表面。

所述场板金属覆盖于金属前介质层的部分表面，所述场板金属还覆盖于P型重掺杂区的部分表面，并与N型重掺源区和介质层相接触。

所述漏端金属覆盖于N型重掺杂区的部分表面和金属前介质层的部分表面，并与介质层相接触。

所述源端金属覆盖于P型衬底的下表面。

一种高性能MOSFET的制造方法，其特征在于，包括以下步骤：

1)将预处理过后的P型衬底进行一次光刻，光刻刻蚀后，在P型衬底的两端进行P型埋层去胶注入。

2)将步骤1)中得到的处理过的构件表面上覆盖P型外延层，并热生长氧化层。

3)将步骤2)中得到的构件进行二次光刻，刻蚀出器件的有源区，所述有源区为整个元胞区域，并热生长氧化层。

4)将步骤3)中得到的构件上表面生长介质层。

5)在步骤4)中得到的构件上表面低温淀积一层多晶硅栅极。进行三次光刻，在P型外延层的中间位置两边刻蚀出多晶栅极区。

6)将步骤5)中得到的构件进行四次光刻，光刻后，进行n型漂移区的注入。

7)将步骤6)中得到的构件进行五次光刻，光刻后，进行P型体沟道区的注入。

8)将步骤7)中得到的构件进行六次光刻，光刻后，进行N型重掺源区和N型重掺杂区的注入。

9)将步骤8)中得到的构件进行七次光刻，刻蚀出漏端接触孔。所述漏端接触孔位于元胞的两端。

10)将步骤9)中得到的构件进行八次光刻，刻蚀出接触孔。所述接触孔位于P型体沟道区内部，所述接触孔还位于N型重掺源区之间。将接触孔位置进行离子注入，形成P型重掺杂区。

11)将介质层和多晶栅极区的上方覆盖金属前介质层。

12)将金属前介质层和接触孔的表面覆盖场板金属，九次光刻，反刻场板金属。

13)将N型重掺杂区的部分表面和金属前介质层的部分表面覆盖漏端金属。

14)将所述N型衬底下表面覆盖源端金属。

15)将步骤14)中得到构件进行合金，炉温为550℃、时间为10min～30min、钝化；十次光刻刻蚀出压焊点；

16)将步骤15)中得到的构件进行低温退火，温度为500℃～510℃，恒温时间为30min；

17)将步骤16)中得到构件进行减薄，背银后，将得到的器件进行初测、切割、装架、烧结和封装测试。

进一步，所述步骤1)中的预处理过程为将选择好的单晶片进行打标清洗、烘干后，生长一层厚氧化层

所述生长环境为：干加湿氧化条件下，温度为1100～1150℃，时间为100min～120min。

所述步骤1)中离子注入的条件为：剂量1e15～5e15cm-2、能量40～80KeV。

再分布条件为：有氧条件下，温度为1000℃，氧化层厚度为

再退火过程：纯N2条件下，温度为1100～1150℃、时间为100min～120min。并去除预处理过程中产生的氧化层。

进一步，所述步骤2)中覆盖P型外延层的过程中，温度为在1100℃～1150℃，厚度为5～30μm，电阻率为8～12Ω·cm。

所述热生长的氧化层厚度为

进一步，所述步骤3)中采用恒定杂质表面浓度方法扩散，在扩散之前生长50～100nm厚的氧化层。扩散结束后去除氧化层。

所述恒定杂质表面浓度方法的扩散条件为：PCL3气体源、无氧环境，温度为1100～1150℃、时间为100min～1500min。

所述步骤3)中热生长的氧化层厚度为

所述步骤4)中采用全干法生长介质层，生长条件为：干氧条件下，温度为960℃、时间为20～100min。

进一步，所述步骤5)中多晶硅栅极的厚度为生长条件：纯N2环境下，温度为760℃、时间为20～100min。

进一步，所述步骤6)中的注入过程采用带胶注入的方法，在注入之前生长40～100nm厚的氧化层，离子注入条件为：剂量为5e12～1e14cm-2、能量为60～150KeV。再分布条件为：无氧环境下，温度为1100～1150℃、时间为200min～300min。

所述步骤7)中的注入过程采用带胶注入的方法，离子注入条件为：剂量为1e14～5e14cm-2、能量为60～100KeV。再分布条件为：无氧环境下，温度为1100～1150℃、时间为100min～200min。

所述步骤8)中的注入过程采用带胶注入的方法，离子注入条件为：剂量为1e15～5e15cm-2、能量为40～80KeV。再分布条件为：无氧条环境下，温度为950～1000℃、时间为30min～60min。

所述步骤10)中的离子注入过程中：剂量为3e14～8e14cm-2、能量为20～60KeV。再分布条件为：无氧环境下，温度为950～1000℃、时间为20min～40min。

进一步，所述介质层的材料为高k介质，包括SiO₂、Si₃N₄、Al₂O₃、La₂O₃、HfO₂或ZrO₂。

所述P型衬底和P型外延层为半导体材料，包括体硅、碳化硅、砷化镓、磷化铟或锗硅。

进一步，所述沟道为N型或P型。

本发明的技术效果是毋庸置疑的，本发明具有以下优点：

1)本发明中的MOSFET可以将品质因数(Qg*Ron)与传统Trench-MOS相比提高两倍以上

2)本发明在仿真优化设计后，在电流能力为8A的条件下，其导通压降在36mV以下，并且其寄生的二极管还可以将LDMOS的漏源压降钳位到二极管的击穿电压，这样LDMOS就不会出现雪崩击穿事件。

3)本发明主要应用在低压领域，其性能和现有的低压功率器件相比，得到了极大改善。使器件具有极低导通压降，更快的开关速度，更小的反向漏电流，更低的功耗，更长的寿命和更稳定的特性。

附图说明

图1是本发明的高性能MOSFET的立体结构图；

图2是本发明的高性能MOSFET的平面结构图；

图3是本发明的高性能MOSFET的埋层版图及其器件结构；

图4是本发明的高性能MOSFET的多晶栅极版图及其器件结构；

图5是本发明的高性能MOSFET的n型漂移区版图及其器件结构；

图6是本发明的高性能MOSFET的P型体沟道区版图及其器件结构；

图7是本发明的高性能MOSFET的N型重掺源区版图及其器件结构；

图8是本发明的高性能MOSFET的漏端接触孔区版图及其器件结构；

图9是本发明的高性能MOSFET的接触孔区版图及其器件结构；

图10是本发明的高性能MOSFET的M1金属版图及其器件结构。

图中：P型衬底100、P型埋层101、P型外延层102、N型重掺杂区103、n型漂移区104、P型体沟道区105、N型重掺源区106、介质层107、多晶栅极区108、金属前介质层109、场板金属110、P型重掺杂区111、源端金属112、漏端金属113。

具体实施方式

下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。

实施例1：

一种高性能MOSFET，其特征在于：包括P型衬底100、P型埋层101、P型外延层102、N型重掺杂区103、n型漂移区104、P型体沟道区105、N型重掺源区106、介质层107、多晶栅极区108、金属前介质层109、场板金属110、P型重掺杂区111、源端金属112、漏端金属113。

所述P型衬底100和P型外延层102为半导体材料，包括体硅、碳化硅、砷化镓、磷化铟或锗硅。

所述沟道为N型或P型。

所述P型衬底100上覆盖有P型埋层101和P型外延层102。所述P型埋层101位于P型衬底100上表面的中间位置，所述P型外延层102与P型埋层101相接触。

所述n型漂移区104覆盖于P型外延层102两端位置。所述n型漂移区104之间设置有P型体沟道区105。

所述P型体沟道区105与P型埋层101和P型外延层102相接触。

所述P型体沟道区105上表面中心位置出处设有接触孔，所述接触孔两侧为N型重掺源区106，所述接触孔底部为P型重掺杂区111。

所述N型重掺源区106的上表面与P型体沟道区105的上表面共面，所述N型重掺源区106与P型重掺杂区111相接触。

所述n型漂移区104的两端设置有N型重掺杂区103。

所述n型漂移区104、P型体沟道区105、N型重掺源区106的表面和N型重掺杂区103的部分表面上覆盖有介质层107。

所述多晶栅极区108覆盖于介质层107的部分表面。所述多晶栅极区108在介质层107下表面的投影位置与所述P型体沟道区105、N型重掺源区106之间的位置相对应。

所述介质层107的材料为高k介质，包括SiO₂、Si₃N₄、Al₂O₃、La₂O₃、HfO₂或ZrO₂。

所述金属前介质层109覆盖于介质层107和多晶栅极区108的上表面。

所述场板金属110覆盖于金属前介质层109的部分表面，所述场板金属110还覆盖于P型重掺杂区111的部分表面，并与N型重掺源区106和介质层107相接触。

所述漏端金属113覆盖于N型重掺杂区103的部分表面和金属前介质层109的部分表面，并与介质层107相接触。

所述源端金属112覆盖于P型衬底100的下表面。

实施例2：

一种高性能MOSFET的制造方法，其特征在于，包括以下步骤：

1)将预处理过后的P型衬底100进行一次光刻，光刻刻蚀后，在P型衬底100的两端进行P型埋层101去胶注入。

所述预处理过程为将选择好的单晶片进行打标清洗、烘干后，生长一层厚氧化层

所述生长环境为：干加湿氧化条件下，温度为1100～1150℃，时间为100min～120min。

所述步骤1中离子注入的条件为：剂量1e15～5e15cm-2、能量40～80KeV。

再分布条件为：有氧条件下，温度为1000℃，氧化层厚度为

再退火过程：纯N2条件下，温度为1100～1150℃、时间为100min～120min。并去除预处理过程中产生的氧化层。

2)将步骤1)中得到的处理过的构件表面上覆盖P型外延层102，并热生长氧化层。

所述覆盖P型外延层102的过程中，温度为在1100℃～1150℃，厚度为5～30μm，电阻率为8～12Ω·cm。

所述热生长的氧化层厚度为

3)将步骤2)中得到的构件进行二次光刻，刻蚀出器件的有源区，所述有源区为整个元胞区域，并热生长氧化层。

采用恒定杂质表面浓度方法扩散，在扩散之前生长50～100nm厚的氧化层。扩散结束后去除氧化层。

所述恒定杂质表面浓度方法的扩散条件为：PCL3气体源、无氧环境，温度为1100～1150℃、时间为100min～1500min。

所述热生长的氧化层厚度为

4)将步骤3)中得到的构件上表面生长介质层107。

采用全干法生长介质层107，生长条件为：干氧条件下，温度为960℃、时间为20～100min。

5)在步骤4)中得到的构件上表面低温淀积一层多晶硅栅极108。进行三次光刻，在P型外延层102的中间位置两边刻蚀出多晶栅极区108。

所述多晶硅栅极108的厚度为生长条件：纯N2环境下，温度为760℃、时间为20～100min。

6)将步骤5)中得到的构件进行四次光刻，光刻后，进行n型漂移区104的注入。

所述注入过程采用带胶注入的方法，在注入之前生长40～100nm厚的氧化层，离子注入条件为：剂量为5e12～1e14cm-2、能量为60～150KeV。再分布条件为：无氧环境下，温度为1100～1150℃、时间为200min～300min。

7)将步骤6)中得到的构件进行五次光刻，光刻后，进行P型体沟道区105的注入。

所述注入过程采用带胶注入的方法，离子注入条件为：剂量为1e14～5e14cm-2、能量为60～100KeV。再分布条件为：无氧环境下，温度为1100～1150℃、时间为100min～200min。

8)将步骤7)中得到的构件进行六次光刻，光刻后，进行N型重掺源区106和N型重掺杂区103的注入。

所述注入过程采用带胶注入的方法，离子注入条件为：剂量为1e15～5e15cm-2、能量为40～80KeV。再分布条件为：无氧条环境下，温度为950～1000℃、时间为30min～60min。

9)将步骤8)中得到的构件进行七次光刻，刻蚀出漏端接触孔。所述漏端接触孔位于元胞的两端。

10)将步骤9)中得到的构件进行八次光刻，刻蚀出接触孔。所述接触孔位于P型体沟道区105内部，所述接触孔还位于N型重掺源区106之间。将接触孔位置进行离子注入，形成P型重掺杂区111。

所述离子注入过程中：剂量为3e14～8e14cm-2、能量为20～60KeV。再分布条件为：无氧环境下，温度为950～1000℃、时间为20min～40min。

11)将介质层107和多晶栅极区108的上方覆盖金属前介质层109。

12)将金属前介质层109和接触孔的表面覆盖场板金属110，九次光刻，反刻场板金属110。

13)将N型重掺杂区103的部分表面和金属前介质层109的部分表面覆盖漏端金属113。

14)将所述N型衬底下表面覆盖源端金属112。

15)将步骤14)中得到构件进行合金，炉温为550℃、时间为10min～30min、钝化；十次光刻刻蚀出压焊点；

16)将步骤15)中得到的构件进行低温退火，温度为500℃～510℃，恒温时间为30min；

17)将步骤16)中得到构件进行减薄，背银后，将得到的器件进行初测、切割、装架、烧结和封装测试。

实施例3：

使用本发明进行正常工作时，多晶栅极区108上面加正压，源漏加正负压形成通路，器件导通电流，电流经P型体沟道区105流经n型漂移区104，通过纵向结构N型穿通区103、N型埋层101以及N型衬底100到漏极；

使器件由开通转换为关断状态，只需栅极上的电压小于阈值电压即可，这样沟道就夹断，器件开始关断。

当器件处于关断状态时，只需设计出二极管区的反向耐压小于横向LDMOS的反向耐压，就能实现寄生的二极管将LDMOS的漏源压降钳位到二极管的击穿电压，这样LDMOS就不会出现雪崩击穿事件。

本发明主要应用在低压领域，其性能和现有的低压功率器件相比，得到了极大改善。使器件具有极低导通压降，更快的开关速度，更小的反向漏电流，更低的功耗，更长的寿命和更稳定的特性。