集成电路及其制造方法与流程

本发明的实施例涉及集成电路及其制造方法。

背景技术：

通常地，集成电路(ics)包括在衬底上形成的诸如晶体管、电容器等的单独的器件。然后在单独的器件上方形成一个或多个金属层以提供单独的器件之间的连接并且提供到外部器件的连接。前段制程(feol)是ic制造的第一部分，其中，在晶圆中图案化单独的器件(晶体管、电容器、电阻器等)。feol通常覆盖了一切直到(但是不包括)金属层的沉积。后段制程(beol)是ic制造的第二部分，其中，单独的器件与晶圆上的引线或金属层互连。beol通常开始于在晶圆上沉积第一金属层。它包括接触件、绝缘层、金属层以及用于芯片到封装件的连接的结合位点。

技术实现要素：

本发明的实施例提供了一种集成电路，包括：晶体管；第一介电层和蚀刻停止层，其中，所述第一介电层设置在所述晶体管和所述蚀刻停止层之间；第一通孔，设置在所述第一介电层和所述蚀刻停止层中，并且电连接至所述晶体管；以及第一导电层，与所述第一通孔接触，其中，所述第一通孔设置在所述第一导电层和所述晶体管之间，并且所述蚀刻停止层位于部分所述第一通孔旁边并且与所述第一导电层相邻。

本发明的另一实施例提供了一种集成电路，包括：晶体管；接触件，设置在所述晶体管上方并且与所述晶体管接触；第一通孔，设置在所述接触件上方；以及导电夹层，设置在所述接触件和所述第一通孔之间并且电连接所述接触件和所述第一通孔。

本发明的又一实施例提供了一种集成电路的制造方法，所述制造方法包括：提供具有在第一衬底上形成的晶体管和接触件的第一衬底，其中，所述晶体管形成在所述第一衬底和所述接触件之间；提供具有在第二衬底上形成的第一通孔和第一导电层的第二衬底，其中，所述第一导电层形成在所述第二衬底和所述第一通孔之间；通过连接所述接触件和所述第一通孔使所述第一衬底和所述第二衬底结合；以及去除所述第二衬底。

附图说明

图1是根据一些实施例的示出集成电路的制造方法的流程图。

图2a至图2d是根据一些实施例的示出集成电路的制造方法的示意图。

图3a至图3d是根据一些实施例的示出集成电路的制造方法的示意图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“顶部”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。

图1是根据一些实施例的示出集成电路的制造方法的流程图。图2a至图2d是根据一些实施例的示出集成电路的制造方法的示意图。

参照图1和图2a，在步骤s10中，提供了具有在其上形成的晶体管103和接触件114的第一衬底100，其中在第一衬底100和接触件114之间形成晶体管103。在一些实施例中，晶体管103包括栅极106和源极/漏极区108。在一些实施例中，第一衬底100具有在第一衬底上的一个或多个鳍107。在一些实施例中，衬底100是诸如硅衬底、绝缘体上硅(soi)衬底、硅锗衬底或由其它合适的半导体材料形成的衬底的半导体衬底。根据设计的需要，衬底100可以是p型衬底或n型衬底并且在其中具有掺杂区域。掺杂区域可以配置为n型finfet器件或p型finfet器件。在一些实施例中，第一衬底100包括限定至少一个有源区的绝缘结构102，并且栅极介电层104和晶体管103位于有源区中的第一衬底100上方。例如，绝缘结构102是浅沟槽隔离(sti)结构。在一些实施例中，在栅极106旁边形成栅极介电层104。栅极介电层104由氧化硅、高介电常数(高k)材料或它们的组合制成。在一些实施例中，高k材料具有大于约4或甚至大于约10的介电常数。在一些实施例中，高k材料包括诸如氧化钛(tio2)、氧化锆(zro2)、氧化铪(hfo2)、氧化钽(ta2o5)、钡钛氧化物和锶钛氧化物((ba，sr)tio3)或它们的组合的金属氧化物。在一些实施例中，栅极106是包括金属、金属合金、金属硅化物或它们的组合的金属栅极。在可选实施例中，栅极106是多晶硅栅极。在一些实施例中，在栅极106的侧壁上形成间隔件109。在一些实施例中，在栅极106的旁边的第一衬底100中形成源极/漏极区108。在一些实施例中，源极/漏极区108包括外延层(例如sige或sic)和/或其中的掺杂区。在可选实施例中，在栅极106和源极/漏极区108上方进一步形成接触蚀刻停止层(cesl)。cesl可以包括常用的诸如氮化硅、氮氧化硅、碳氧化硅、碳化硅、它们的组合和它们的多层的介电材料。除了停止蚀刻工艺，cesl也施加应力到各自的mos器件的沟道区。例如，位于nmos器件区中的cesl部分具有拉伸应力，而位于pmos器件区的cesl部分具有压缩应力。cesl可以紧密地位于沟道区以为各自的mos器件的沟道区有效地提供应力。

在一些实施例中，在晶体管103和第一衬底100上方形成介电层110，例如层间介电层(ild)。在一些实施例中，在介电层110中形成至少一个开口112以暴露晶体管103。然后，在部分开口112中形成接触件114，其中开口112的深度大于接触件114的高度，从而使得部分填充开口112。换言之，例如，接触件114的表面低于介电层110的表面，其中暴露接触件114的表面和介电层110的表面。在一些实施例中，接触件114与栅极106和源极/漏极区108的至少一个接触。在一些实施例中，例如，接触件114与栅极106和一个源极/漏极区108接触。在一些实施例中，接触件114包括诸如w、cu、al或它们的组合的导电材料。在一些实施例中，通过在介电层110上方形成导电材料层并且通过诸如镀、化学汽相沉积(cvd)、物理汽相沉积(pvd)等合适的工艺填充开口112，通过诸如cmp、蚀刻等合适的工艺去除开口112外的导电材料层，以及然后通过诸如回蚀刻的合适的工艺去除开口112内的部分导电材料来形成接触114。在一些实施例中，在开口112中形成并填充接触件116，并且除了在介电层110的开口中填充接触件116外，接触件116的形成类似于接触件114的形成。在一些实施例中，例如，接触件116与另一个源极/漏极区108接触。

在第一衬底100和介电层110内形成诸如晶体管的器件104和诸如电容器、电阻器、二极管、光电二极管、熔断器、sti等的其他器件的工艺可以共同地称为前段制程(feol)工艺，feol工艺是ic制造的第一部分。feol通常覆盖了一切直到(但是不包括)导电层的沉积。在一些实施例中，对第一衬底100实施feol。

参照图1和图2b，在步骤s20中，提供了具有在其上形成的通孔230和导电层202的第二衬底200，其中导电层202形成在第二衬底200和通孔230之间。在一些实施例中，接触件114和通孔230的一个具有位于其上的导电夹层232，并且暴露接触件114和通孔230的另外一个的表面。在一些实施例中，通孔230具有位于通孔230上的导电夹层232，并且暴露接触件114的表面。在一些实施例中，在第二衬底200上方形成多个导电层202、212、222和位于导电层202、212、222之间的多个通孔210、220、230。在一些实施例中，例如，第一导电层202也称为导电层mn，形成于第二衬底200上方的介电层204中并且与第二衬底200接触。然后，导电层212、222也称为导电层mn-1和mn-2，以及通孔210、220也称为通孔vn-1和vn-2，位于导电层202、212、222之间并且形成在导电层202上方。其后，通孔230也称为通孔v0，形成于导电层222上方。在一些实施例中，n是大于2的正整数。在一些实施例中，例如，n是3。在一些实施例中，分别在介电层214、224中形成导电层212、222。在一些实施例中，分别在蚀刻停止层206、216、226和介电层208、218、228中形成通孔210、220、230。详细地，在导电层202、212、222上方形成蚀刻停止层206、216、226并且在蚀刻停止层206、216、226上方形成介电层208、218、228。在蚀刻停止层206、216、226和介电层208、218、228中形成开口209、219、229。然后，在开口209、219、229中形成通孔210、220、230。在一些实施例中，例如，两个导电层202、212、222之间的通孔210、220填充在开口209、219中。然而，最外面的通孔230(通孔v0)突出于蚀刻停止层226和介电层228的开口229。在一些实施例中，在形成填充在介电材料层(在图2c中未示出)的开口中的通孔230之后，通过诸如回蚀刻的合适的工艺去除具有开口的部分介电材料层，并且因此形成具有开口229的介电材料层228，并且通孔230突出于开口229。在一些实施例中，例如，通孔230的高度大于开口229的深度。在一些实施例中，介电层228的开口229的直径大致等于介电层110的开口112的直径。

在一些实施例中，第二衬底200包括诸如硅或锗的元素半导体和/或诸如硅锗、碳化硅、砷化镓、砷化铟、氮化镓或磷化铟的化合物半导体。在一些实施例中，每个通孔210、220、230和导电层202、212、222包括诸如cu、al或它们的合金的金属材料并且通过诸如镀或cvd的合适的工艺形成。导电层202、212、222的数量和连接导电层202、212、222的通孔210、220的数量仅用于示意性的目的而不用于限制本发明。可以存在多于或少于图2b中示出的3个导电层的其它数目的层。

在一些实施例中，导电夹层232可以包括诸如低熔点金属的低熔点材料。低熔点金属具有低于接触件114和通孔230的熔点，诸如低于400℃。在一些实施例中，例如，低熔点金属具有从200℃至300℃的熔点范围，并且例如低熔点金属是例如铜(cu)、铝(al)、锡(sn)、金(au)、铋(bi)、铅(pb)、铟(in)或它们的组合。在一些实施例中，导电夹层232的材料可以具有与通孔230和接触件114类似的热膨胀系数(cte)和晶格常数。

在一些实施例中，每个介电层110、208、218、228可以包括低介电常数(低k)材料、诸如氮化硅的氮化物、诸如氧化硅的氧化物、teos、高密度等离子体(hdp)氧化物、等离子体增强teos(peteos)、自旋玻璃(sog)、氟化硅玻璃(fsg)、未掺杂的硅酸盐玻璃(usg)、磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂的磷硅酸盐玻璃(bpsg)或它们的组合。在一些实施例中，低k材料具有小于约4或甚至小于约3的介电常数。在一些实施例中，低k材料包括诸如苯并环丁烯(bcb)、或的聚合物基材料；或诸如氢倍半硅氧烷(hsq)或siof的二氧化硅基材料。在一些实施例中，介电层110、208、218、228的一个或多个包括多种介电材料。通过诸如旋涂、cvd等的合适的工艺形成每个介电层110、208、218、228。可以实施诸如cmp工艺的平坦化工艺以平坦化介电层110、208、218、228。在一些实施例中，例如，介电层110、208、218、228的厚度是从约300埃至约1200埃。在一些实施例中，除了发出蚀刻工艺的终止点的信号，在蚀刻工艺期间蚀刻停止层206、216、226可以保护任何下面的一个或多个层。在一些实施例中，每个蚀刻停止层206、216、226可以包括碳化硅、氮化硅、teos、硬黑金刚石等。在一些实施例中，通过沉积和退火包括铪、氧化铪(hfo2)或铝的金属氧化物材料形成蚀刻停止层206、216、226。

通常地，feol工艺之后是后段制程(beol)工艺，beol工艺是ic制造的第二部分，其中利用引线或导电层互连单独的器件。beol工艺通常包括接触件、介电层、导电层和用于芯片到封装件连接的结合位点。典型的ic可以包括三个或多个导电层。在一些实施例中，对第二衬底200实施beol工艺。

参照图1和图2c，在步骤s30中，通过连接接触件114和通孔230使第一衬底100和第二衬底200结合。在一些实施例中，通过接触件114和通孔230之间的导电夹层232连接接触件114和通孔230。在一些实施例中，通孔230与介电层110的开口112对准并且插入介电层110的开口112中，并且导电夹层232与接触件114接触。在一些实施例中，接触件114设置在部分介电层110中，并且通孔230穿过蚀刻停止层226和介电层228并且延伸到介电层110中。在一些实施例中，翻转第二衬底200并且第二衬底200和第一衬底100以面对面对准结合，其中第二衬底200的前侧(例如通孔230侧)面对第一衬底100的前侧(例如接触件114侧)。在一些实施例中，介电层110可以与介电层228形成诸如氧化物到氧化物接合的接合。在一些实施例中，结合工艺的温度依据导电夹层232的熔点。在一些实施例中，例如，结合工艺的温度低于400℃。在一些实施例中，例如，结合工艺的温度在从200℃至300℃的范围。在一些实施例中，导电夹层232与接触件114暴露的表面焊接，并且因此接触件114和通孔230通过导电夹层232电连接。

参照图1和图2d，在步骤s40中，去除第二衬底200。在一些实施例中，例如，使用背面研磨、cmp或蚀刻工艺去除第二衬底200。在可选实施例中，可以在第一衬底100上方形成最终的钝化层。在探测和封装期间，最终的钝化层可以用于保护ic免受机械磨损并且提供对污染物的阻挡。在最终的钝化层后，将打开用于输入/输出的接合焊盘，随后是诸如晶圆探测，管芯分离和封装的常规的制造后工艺。此后，完成集成电路10。在一些实施例的集成电路10中，在第一衬底100上方沿着一个方向上依次设置晶体管103和互连件，互连件包括导电层202、212、222和通孔210、220、230堆叠件，通孔230(通孔v0)、导电层222(导电层mn-2)、通孔220(通孔vn-2)、导电层212(导电层mn-1)、通孔230(通孔vn-1)和导电层202(导电层mn)。在一些实施例中，导电层202(导电层mn)是最外面的金属。在一些实施例中，蚀刻停止层设置在通孔vn-1的顶部的旁边，其中顶部是与导电层mn接触并相邻的部分，因为通孔vn-1设置在导电层mn-1和导电层mn之间。

图3a至图3d是根据一些实施例的示出集成电路的制造方法的示意图。参照图1和图3a，在步骤s10中，提供了具有在其上形成的晶体管103和接触件114的第一衬底100。在一些实施例中，例如，晶体管103是平面晶体管。在一些实施例中，晶体管103包括栅极106、源极/漏极区108、位于栅极106和第一衬底100之间的栅极介电层104和间隔件109。在一些实施例中，接触件114突出于介电层110并且在接触件114上方形成导电夹层232。在一些实施例中，例如，接触件114、116的至少一个包括扩散阻挡层114a、116a和金属层114b、116b并且扩散阻挡层114a、116a位于金属层114b、116b的旁边或下面。例如，扩散阻挡层114a、116a包括tiw、ti、tin、ta、tan或它们的组合，以及金属层114b、116b包括w、cu、al或它们的合金。

参照图1和图3b，在步骤s20中，提供了具有在其上形成的通孔230和导电层202的第二衬底200。在一些实施例中，开口229的深度大于通孔230的高度，从而使得开口229部分地填充有通孔230。例如，暴露通孔230的顶面。在一些实施例中，例如，通孔210、220、230和导电层202、212、222的至少一个包括扩散阻挡层202a、210a、212a、220a、222a、230a和金属层202b、210b、212b、220b、222b、230b，其中扩散阻挡层202a、210a、212a、220a、222a、230a位于金属层202b、210b、212b、220b、222b、230b的旁边或下面。例如，扩散阻挡层202a、210a、212a、220a、222a、230a包括tiw、ti、tin、ta、tan或它们的组合，并且金属层202b、210b、212b、220b、222b、230b包括w、cu、al或它们的合金。

在可选实施例中，可以使用镀、化学汽相沉积(cvd)、物理汽相沉积(pvd)等以及通过镶嵌或双镶嵌工艺的蚀刻工艺形成导电层202、212、222和通孔210、220、230，在相应的介电层中蚀刻开口，并且开口填充有诸如cu的导电材料。仅为导电层创建沟槽或为通孔创建通孔开口的镶嵌工艺称为单镶嵌工艺。同时创建沟槽和通孔开口的镶嵌工艺称为双镶嵌工艺。在一些实施例中，例如，通过双镶嵌工艺整体地形成通孔210,220和位于通孔210、220上方并与通孔210、220接触的导电层212、222。换言之，在介电层208、218的相同开口209、219中形成通孔210、220和导电层212、222。在一些实施例中，在第二衬底200的上方形成介电层208、218，并且在介电层208、218中形成开口209、219，并且然后在开口209、219的侧壁上依次形成扩散阻挡材料层和金属材料层。在可选实施例中，可以省略扩散阻挡材料层。在一些实施例中，通过在蚀刻停止层226和介电层228上方形成扩散阻挡材料层和导电材料层并且填充开口229，去除开口229外面的扩散阻挡材料层和导电材料层，以及然后去除开口229内的部分阻挡材料层和导电材料来形成通孔230。

参照图1和图3c，在步骤s30中，通过连接接触件114和通孔230使第一衬底100和第二衬底200结合。在一些实施例中，接触件114与介电层228和蚀刻停止层226的开口229对准并插入其中，并且导电夹层232与通孔230接触。

参照图1和图3d，在步骤s40中，去除第二衬底200。在集成电路10a中，接触件114穿过介电层110并且延伸入介电层228，并且通孔230设置在部分介电层228中。在第一衬底100上方沿着一个方向上依次设置晶体管103和互连件，互连件包括导电层202、212、222和通孔210、220、230堆叠件，通孔230(通孔v0)、导电层222(导电层mn-2)、通孔220(通孔vn-2)、导电层212(导电层mn-1)、通孔230(通孔vn-1)和导电层202(导电层mn)。在一些实施例中，在导电层mn-1和导电层mn之间设置通孔vn-1。在一些实施例中，蚀刻停止层设置在通孔vn-1的顶部旁边，其中顶部是与导电层mn接触的部分。与传统的互连件(通孔vn-1的扩散阻挡层设置在通孔vn-1的金属层和导电层mn-1之间并且与导电层mn-1接触)相比，在一些实施例中，通孔vn-1的扩散阻挡层设置在通孔vn-1的金属层和导电层mn之间并且与导电层mn接触。与传统的互连件(通孔vn-1的扩散阻挡层设置在导电层mn-1和通孔vn-1的金属层之间的整个界面处并且与导电层mn-1接触)相比，在一些实施例中，通孔vn-1的扩散阻挡层设置在导电层mn和通孔vn-1的金属层之间的整个界面处并且与导电层mn接触。与传统的互连件(通过双镶嵌工艺整体地形成通孔vn-1和导电层mn)相比，在一些实施例中，通过双镶嵌工艺整体地形成通孔vn-1和导电层mn-1。

在一些实施例中，用于集成电路的工艺分为feol工艺和beol工艺，对第一衬底实施用于形成单独的器件(晶体管、电容器、电阻器等)的feol工艺，以及对第二衬底实施用于形成互连件的beol工艺。在分别完成feol工艺和beol工艺之后，通过连接第一衬底上方的接触件和第二衬底上方的通孔，使第一衬底和第二衬底结合，并且在去除第二衬底之后完成集成电路。由于在第二衬底上方形成互连件，相对于直接在晶体管上方形成导电层和通孔，颠倒了导电层和通孔的形成顺序。因此，在使第一衬底和第二衬底结合之后，在第二衬底上方首先形成的导电层将是最外面的导电层。此外，由于通孔vn-1设置在导电层mn-1和导电层mn之间，蚀刻停止层和扩散阻挡层通常与部分通孔vn-1相邻设置并且与导电层mn-1接触，在一些实施例的集成电路中，蚀刻停止层和扩散阻挡层通常与部分通孔vn-1相邻设置并且与导电层mn接触。在一些实施例的集成电路中，在通孔和接触件之间形成导电夹层并且导电夹层电连接通孔和接触件。此外，由于对不同的衬底实施feol工艺和beol工艺，可以独立于feol工艺实施beol工艺，并且beol工艺和feol工艺可以同时实施。因此，可以减少生产时间和生产成本。

集成电路包括晶体管、第一介电层、蚀刻停止层、第一通孔和第一导电层。第一介电层设置在晶体管和蚀刻停止层之间。第一通孔设置在第一介电层和蚀刻停止层中，并且电连接至晶体管。第一导电层与第一通孔接触，其中第一通孔设置在第一导电层和晶体管之间，并且蚀刻停止层位于部分第一通孔旁边并且与第一导电层相邻。

在上述集成电路中，其中，所述第一通孔包括金属层和扩散阻挡层，并且所述扩散阻挡层设置在所述金属层和所述第一导电层之间并且与所述第一导电层接触。

在上述集成电路中，还包括：接触件，设置在所述第一通孔和所述晶体管之间并且与所述第一通孔和所述晶体管接触。

在上述集成电路中，还包括：接触件，设置在所述第一通孔和所述晶体管之间并且与所述第一通孔和所述晶体管接触，其中，所述接触件设置在第二介电层中，并且所述第一通孔穿过所述蚀刻停止层和所述第一介电层并且延伸入所述第二介电层。

在上述集成电路中，还包括：接触件，设置在所述第一通孔和所述晶体管之间并且与所述第一通孔和所述晶体管接触，其中，所述接触件设置在第二介电层中，并且所述接触件穿过所述第二介电层并且延伸入所述第一介电层。

在上述集成电路中，还包括设置在所述第一导电层上方并且电连接至所述第一导电层的至少一个第二导电层和至少一个第二通孔。

集成电路包括晶体管、接触件、第一通孔和导电夹层。接触件设置在晶体管上方并且与晶体管接触。第一通孔设置在接触件上方。导电夹层设置在接触件和第一通孔之间并且电连接接触件和第一通孔。

在上述集成电路中，其中，所述接触件设置在第一介电层的第一开口中，所述第一通孔设置在第二介电层的第二开口中，并且所述导电夹层设置在所述第一开口和所述第二开口的一个中。

在上述集成电路中，其中，所述接触件设置在第一介电层的第一开口中，所述第一通孔设置在第二介电层的第二开口中，并且所述导电夹层设置在所述第一开口和所述第二开口的一个中，所述集成电路还包括蚀刻停止层，其中，所述第二介电层设置在所述第一介电层和所述蚀刻停止层之间，所述第一通孔设置在所述第二介电层和所述蚀刻停止层的第二开口中。

在上述集成电路中，其中，所述接触件设置在第一介电层的第一开口中，所述第一通孔设置在第二介电层的第二开口中，并且所述导电夹层设置在所述第一开口和所述第二开口的一个中，其中，所述第一通孔延伸入所述第一介电层。

在上述集成电路中，其中，所述接触件设置在第一介电层的第一开口中，所述第一通孔设置在第二介电层的第二开口中，并且所述导电夹层设置在所述第一开口和所述第二开口的一个中，其中，所述接触件延伸入所述第二介电层。

在上述集成电路中，还包括：第一导电层，与所述第一通孔接触，其中，所述第一通孔设置在所述第一导电层和所述晶体管之间。

集成电路的制造方法包括以下。提供具有在第一衬底上形成的晶体管和接触件的第一衬底，其中在第一衬底和接触件之间形成晶体管。提供具有在第二衬底上形成的第一通孔和第一导电层的第二衬底，其中在第二衬底和通孔之间形成第一导电层。通过连接接触件和第一通孔使第一衬底和第二衬底结合。去除第二衬底。

在上述制造方法中，其中，所述接触件形成在第一介电层的第一开口中，所述第一通孔形成在第二介电层的第二开口中，所述第一开口部分填充有所述接触件，并且在使所述第一衬底与所述第二衬底结合的步骤中将所述第一通孔插入所述第一开口中。

在上述制造方法中，其中，所述接触件形成在第一介电层的第一开口中，所述第一通孔形成在第二介电层的第二开口中，所述第二开口部分填充有所述第一通孔，并且在使所述第一衬底与所述第二衬底结合的步骤中将所述接触件插入所述第二开口中。

在上述制造方法中，其中，所述接触件和所述第一通孔的一个具有在所述接触件和所述第一通孔中的一个上的导电夹层，暴露所述接触件和所述第一通孔的另外一个的表面，并且使所述第一衬底和所述第二衬底结合的方法是焊接所述导电夹层和暴露的表面。

在上述制造方法中，其中，提供具有在第二衬底上形成的第一通孔和第一导电层的第二衬底的方法包括：在所述第二衬底上方形成所述第一导电层；在所述第一导电层上方形成蚀刻停止层和第二介电层，其中，所述蚀刻停止层设置在所述第二介电层和所述第一导电层之间；在所述蚀刻停止层和所述第二介电层中形成第二开口；在所述第二开口中形成所述第一通孔。

在上述制造方法中，其中，提供具有在第二衬底上形成的第一通孔和第一导电层的第二衬底的方法包括：在所述第二衬底上方形成所述第一导电层；在所述第一导电层上方形成蚀刻停止层和第二介电层，其中，所述蚀刻停止层设置在所述第二介电层和所述第一导电层之间；在所述蚀刻停止层和所述第二介电层中形成第二开口；在所述第二开口中形成所述第一通孔，所述制造方法还包括在所述第一通孔和所述第一导电层之间形成至少一个第二通孔和至少一个第二导电层。

在上述制造方法中，其中，提供具有在第二衬底上形成的第一通孔和第一导电层的第二衬底的方法包括：在所述第二衬底上方形成所述第一导电层；在所述第一导电层上方形成蚀刻停止层和第二介电层，其中，所述蚀刻停止层设置在所述第二介电层和所述第一导电层之间；在所述蚀刻停止层和所述第二介电层中形成第二开口；在所述第二开口中形成所述第一通孔，所述制造方法还包括在所述第一通孔和所述第一导电层之间形成至少一个第二通孔和至少一个第二导电层，其中，同时形成所述第二通孔和所述第二导电层。

在上述制造方法中，其中，其中，形成所述第一通孔的方法包括：在第二介电层中的第二开口的侧壁上形成扩散阻挡层；以及在所述扩散阻挡层上方形成金属层。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。