本发明涉及半导体装置及其制造方法、引线框架及其制造方法。
背景技术：
：现已有在引线框架上装设半导体芯片，并用树脂进行密封的半导体装置。作为一例可以举出，柱状或角柱状的端子部的一端侧被树脂部密封，另一端侧从树脂部露出的半导体装置。在该半导体装置中，端子部的一端侧在树脂部内通过接合线与半导体芯片连接，端子部的另一端被镀膜覆盖并能够与外部连接。在该半导体装置的制造工序中，通过从金属制板材的下面侧开始进行蚀刻，形成端子部。<现有技术文献><专利文献>专利文献1：(日本)特开2001-24135号公报技术实现要素：<本发明要解决的课题>然而，如上述半导体装置那样从金属制板材的下面侧开始进行蚀刻来形成端子部的情况下，无法在端子部设置防脱离结构(锚)。因此，端子部有可能从树脂部脱落。鉴于以上问题开发了本发明，其目的在于提供一种端子部从树脂部脱落的可能性降低的半导体装置。<解决上述课题的手段>本发明的半导体装置包括引线框架、装设在引线框架上的半导体芯片、覆盖引线框架及半导体芯片的密封树脂。引线框架具有柱状的端子。端子具有第1端面、与第1端面为相反侧的第2端面、以及在第1端面与第2端面之间沿纵方向延伸的侧面。在侧面设有阶差，形成与第2端面为相反侧且具有凹凸的阶差面。在端子中，从第1端面朝向第2端面延伸且包括阶差面的第1部分被密封树脂覆盖，从第1部分延伸至第2端面的第2部分从密封树脂突出。<发明的效果>根据以上公开的技术，能够提供一种端子部从树脂部脱落的可能性降低的半导体装置。附图说明图1A是例示第1实施方式的半导体装置的平面图。图1B是例示第1实施方式的半导体装置的剖面图。图1C是例示第1实施方式的半导体装置的局部扩大剖面图。图1D是例示第1实施方式的半导体装置的局部扩大平面图。图2是说明S比率的图。图3A是例示第1实施方式的半导体装置的制造工序的平面图(其1)。图3B是例示第1实施方式的半导体装置的制造工序的剖面图(其1)。图4A是例示第1实施方式的半导体装置的制造工序的平面图(其2)。图4B是例示第1实施方式的半导体装置的制造工序的剖面图(其2)。图4C是例示第1实施方式的半导体装置的制造工序的局部扩大剖面图(其2)。图4D是例示第1实施方式的半导体装置的制造工序的局部扩大平面图(其2)。图5A是例示第1实施方式的半导体装置的制造工序的平面图(其3)。图5B是例示第1实施方式的半导体装置的制造工序的剖面图(其3)。图5C是例示第1实施方式的半导体装置的制造工序的局部扩大剖面图(其3)。图5D是例示第1实施方式的半导体装置的制造工序的局部扩大平面图(其3)。图6A是例示第1实施方式的半导体装置的制造工序的平面图(其4)。图6B是例示第1实施方式的半导体装置的制造工序的剖面图(其4)。图6C是例示第1实施方式的半导体装置的制造工序的局部扩大剖面图(其4)。图6D是例示第1实施方式的半导体装置的制造工序的局部扩大平面图(其4)。图7A是例示第1实施方式的半导体装置的制造工序的图(其5)。图7B是例示第1实施方式的半导体装置的制造工序的图(其5)。图7C是例示第1实施方式的半导体装置的制造工序的图(其5)。图8A是例示第1实施方式的半导体装置的制造工序的平面图(其6)。图8B是例示第1实施方式的半导体装置的制造工序的剖面图(其6)。图9A是例示第1实施方式的半导体装置的制造工序的图(其7)。图9B是例示第1实施方式的半导体装置的制造工序的图(其7)。图9C是例示第1实施方式的半导体装置的制造工序的图(其7)。图10A是例示第2实施方式的半导体装置的平面图。图10B是例示第2实施方式的半导体装置的剖面图。图10C是例示第2实施方式的半导体装置的局部扩大剖面图。图10D是例示第2实施方式的半导体装置的局部扩大平面图。图11A是例示第2实施方式的半导体装置的制造工序的平面图。图11B是例示第2实施方式的半导体装置的制造工序的剖面图。图11C是例示第2实施方式的半导体装置的制造工序的局部扩大平面图。图11D是例示第2实施方式的半导体装置的制造工序的局部扩大剖面图。图12A是例示第3实施方式的半导体装置的平面图。图12B是例示第3实施方式的半导体装置的剖面图。图12C是例示第3实施方式的半导体装置的局部扩大剖面图。图12D是例示第3实施方式的半导体装置的局部扩大平面图。图13A是例示第3实施方式的半导体装置的制造工序的平面图。图13B是例示第3实施方式的半导体装置的制造工序的剖面图。图13C是例示第3实施方式的半导体装置的制造工序的局部扩大平面图。图14A是例示第4实施方式的半导体装置的平面图。图14B是例示第4实施方式的半导体装置的剖面图。图14C是例示第4实施方式的半导体装置的局部扩大剖面图。图14D是例示第4实施方式的半导体装置的局部扩大平面图。图15A是例示第4实施方式的半导体装置的制造工序的平面图。图15B是例示第4实施方式的半导体装置的制造工序的剖面图。图15C是例示第4实施方式的半导体装置的制造工序的局部扩大平面图。图15D是例示第4实施方式的半导体装置的制造工序的局部扩大剖面图。图16是例示变形例1的半导体装置的图。图17是例示变形例2的半导体装置的图。图18A是例示变形例2的半导体装置的制造工序的图。图18B是例示变形例2的半导体装置的制造工序的图。图18C是例示变形例2的半导体装置的制造工序的图。图19A是例示变形例3的半导体装置的图。图19B是例示变形例3的半导体装置的局部扩大剖面图。图20A是例示变形例3的半导体装置的制造工序的图。图20B是例示变形例3的半导体装置的制造工序的局部扩大剖面图。图21A是例示变形例4的半导体装置的图。图21B是例示变形例4的半导体装置的局部扩大剖面图。图22A是例示变形例4的半导体装置的制造工序的图。图22B是例示变形例4的半导体装置的制造工序的局部扩大剖面图。图23是例示变形例5的半导体装置的图。图24是例示变形例5的半导体装置的制造工序的图。图25是例示变形例6的半导体装置的图。图26A是例示变形例7的半导体装置的图。图26B是例示变形例7的半导体装置的局部扩大剖面图。图27A是例示变形例7的半导体装置的制造工序的图。图27B是例示变形例7的半导体装置的制造工序的局部扩大剖面图。图28A是例示变形例8的半导体装置的图。图28B是例示变形例8的半导体装置的局部扩大剖面图。图29A是例示变形例8的半导体装置的制造工序的图。图29B是例示变形例8的半导体装置的制造工序的局部扩大剖面图。图30A是说明杯剪切试验的试验用样本等的图。图30B是说明杯剪切试验的试验用样本等的图。图31是例示实施例1的杯剪切试验结果的图。图32是例示实施例2的杯剪切试验结果的图。图33是例示实施例3的杯剪切试验结果的图。符号说明1、1A-1G、2、3、4半导体装置10、10S引线框架11芯片垫11g、12引线12d、12e阶差面12T突起部12x、12y阶差部13、14、15金属膜17黏着材18高密度凹凸部20半导体芯片30金属线40树脂部50凸点300、310、320、330保护层300x、330y、320x、330x、330y开口部具体实施方式以下，参照附图说明用于实施本发明的形态。在此，各附图中对相同的结构部分采用相同的符号，有时会省略重复的说明。〈第1实施方式〉[第1实施方式的半导体装置的结构]首先，关于第1实施方式的半导体装置的结构进行说明。图1A-图1D是例示第1实施方式的半导体装置的图，图1A是平面图，图1B是沿着图1A的A-A线的剖面图，图1C是图1B中B的局部扩大剖面图、图1D是图1B的B的局部扩大平面图。并且，图1A中，方便起见省略了金属线30及树脂部40的图示。另外，图1D中，方便起见省略了树脂部40的图示。参照图1A-图1D，半导体装置1大体包括引线框架10、半导体芯片20、金属线30(接合线)以及树脂部40。另外，在本实施方式中，方便起见，将半导体装置1的半导体芯片20侧称为上侧或一侧，将引线框架10侧称为下侧或另一侧。另外，将各部位的半导体芯片20侧的面称为一个面或上面，将引线框架10侧的面称为另一面或下面。在此，也可以将半导体装置1以上下颠倒的状态使用，或配置成任意的角度。另外，俯视是指从引线框架10的一个面的法线方向观察对象物的情况，平面形状是指从引线框架10的一个面的法线方向观察对象物时的形状。在半导体装置1中，引线框架10包括装设半导体芯片20的芯片垫11(芯片装设部)以及多个引线12(端子部)。作为引线框架10的材料，例如可以使用铜(Cu)或铜合金、42合金(Fe与Ni的合金)等。芯片垫11的上面11a(除了装设有半导体芯片20的区域)被树脂部40覆盖，侧面与下面从树脂部40露出。在芯片垫11的下面形成有金属膜13。作为金属膜13，例如可以使用Ag膜、Au膜、Ni/Au膜(将Ni膜与Au膜按该顺序进行叠层的金属膜)、Ni/Pd/Au膜(将Ni膜与Pd膜与Au膜按该顺序进行叠层的金属膜)等。引线12与芯片垫11电独立，俯视时，在芯片垫11的周围以规定间距设有多个引线12。然而，引线12并非必须以2列设置在芯片垫11的周围，也可以是1列或3列以上。另外，也可以只设在芯片垫11的两侧。引线12被形成为大致圆柱状。引线12具有位于上端的上面12a(第1端面)、位于下端的下面12b(第2端面)、在上面12a与下面12b之间沿纵(垂直)方向延伸的侧面(周面)12c。引线12上形成有阶差部12x，阶差部12x是引线12的侧面12c的下部(下面12b侧)比上部(上面12a侧)更向外周侧扩大的部分。阶差部12x具有平面形状呈大致圆环状的阶差面12d。即，在引线12的侧面12c形成有面向引线12上面侧的阶差面12d。另外，阶差部12x表示包含阶差面12d的阶差面12d的近旁。引线12的下面12b的直径(面积)比引线12的上面12a的直径(面积)大。引线12的上面12a的直径可以是例如0.20mm-0.25mm程度。阶差面12d的宽度(圆环的宽度)例如可以是50μm-75μm程度。在引线12的上面12a形成有金属膜14，在引线12的下面12b形成有金属膜15。金属膜15覆盖俯视时与引线12的上面12a及阶差面12d重叠的位置(区域)。可以使金属膜15的下面与形成于芯片垫11下面的金属膜13的下面成为大致同一平面。作为金属膜14及15，例如可以使用Ag膜、Au膜、Ni/Au膜(将Ni膜与Au膜按该顺序进行叠层的金属膜)、Ni/Pd/Au膜(将Ni膜与Pd膜与Au膜按该顺序进行叠层的金属膜)等。另外，方便起见虽然对形成在芯片垫11的下面的金属膜13、形成在引线12的上面12a及下面12b的金属膜14及15分别采用了不同符号，但是可以通过同一工序使用同一材料形成这些金属膜。半导体芯片20以面朝上的状態被装设在芯片垫11上。半导体芯片20例如可以通过粘片膜等黏着材17被装设在芯片垫11上(芯片接合)。作为黏着材17，还可以使用膏状黏着材来取代粘片膜等膜状黏着材。形成在半导体芯片20上面侧的各电极端子，通过金线或铜线等金属线30，与形成在引线12的上面12a的金属膜14电连接(引线接合)。树脂部40是覆盖引线框架10的一部分、半导体芯片20及金属线30的密封树脂。即，树脂部40以露出芯片垫11及引线12的一部分的方式，密封半导体芯片20等。引线12的上面12a侧被树脂部40覆盖，下面侧从树脂部40突出。引线12的从树脂部40突出的部分(比阶差面12d更为下侧的部分)成为外部连接端子。另外，阶差面12d被树脂部40覆盖。作为树脂部40，例如可以使用环氧树脂中包含充填物的所谓的铸模树脂等。如图1C及图1D所示，在引线12的阶差面12d(与树脂部40接触的面)上，设置有高密度凹凸部18。在此，图1A中以梨皮纹样、图1B中以粗线分别示意表示了设有高密度凹凸部18的区域。高密度凹凸部18是例如平面形状为大致圆形的微小凹部(凹坑)被高密度纵横排列的部分。高密度凹凸部18例如可以被排列成面心格子等格子状。凹部的直径优选为0.020mm-0.060mm，更优选为0.020mm-0.040mm。凹部的间距优选为0.040mm-0.080mm。凹部的深度优选为引线框架10的板厚的35-70％程度，例如可以是0.010mm-0.050mm程度。在此，高密度凹凸部18中，凹部的平面形状也可以不是大致圆形，例如可以是六边形等的多边形。在此情况下，多边形的外接圆的直径优选为0.020mm-0.060mm，更优选为0.020mm-0.040mm。多边形的外接圆的间距优选为0.040mm-0.080mm。另外，在本申请中，高密度凹凸部是指，凹凸部中的凹部的平面形状是直径0.020mm以上0.060mm以下的圆形，或是与直径0.020mm以上0.060mm以下的外接圆相接的多边形，且凹凸部的S比率为1.7以上的结构。在此，S比率是指，如图2所示，在表面积为S0的平坦面形成有凹凸部，且凹凸部的表面积为S的情况下的S0与S的比率。即，S比率＝S/S0。凹部的直径或多边形的外接圆的直径小于0.020mm的情况下，或大于0.06mm的情况下，难以使S比率增加，而无法提高与树脂部40的密接性。如上所述，通过在引线12设置阶差部12x，并在阶差部12x的阶差面12d设置高密度凹凸部18，能够增加引线12与树脂部40接触的部分的表面积。因此，产生锚效果，能够提高引线12与树脂部40的密接性。其结果，能够降低引线12从树脂部40脱落的可能性。另外，使用历来的圆柱状或角柱状引线的情况，有时水份会从引线的侧面与树脂部的界面侵入，达到树脂部内。若有水份侵入到半导体装置的树脂部内(树脂部与引线框架的界面)，在基板上安装半导体装置时的回流焊工序等中，树脂部内的水份会急剧膨胀及汽化，从而造成树脂部发生裂纹等的问题(所谓的爆米花现象)。若发生爆米花现象，半导体装置就会被破坏。半导体装置1中，引线12上设有阶差部12x，并且，阶差部12x的阶差面12d上设有高密度凹凸部18。因此，实质上能够延长水份流入的路径，降低水份从引线12的侧面12c与树脂部40的界面侵入而达到树脂部40内的可能性。其结果，能够降低爆米花现象的发生。[第1实施方式的半导体装置的制造方法]以下，关于第1实施方式的半导体装置的制造方法进行説明。图3A-图9C是例示第1实施方式的半导体装置的制造工序的图。首先，在图3A及图3B所示的工序中，准备规定形状的金属制板材10B。板材10B是最终将沿着虚线所示切断线被切断，即按每个单片化区域C被单片化，成为多个引线框架10(参照图1A)的部件。作为板材10B的材料，例如可以使用铜(Cu)或铜合金、42合金等。板材10B的厚度可以是例如100μm-200μm程度。另外，图3A是平面图、图3B是沿着图3a的A-A线的剖面图。图3A的平面图中，方便起见，加有与图3B的剖面图对应的影线。然后，在图4A-图4D所示的工序中，在板材10B的上面10Ba形成感光性的保护层300，在板材10B的下面10Bb形成感光性的保护层310。并且，对保护层300进行曝光及显影，从而在规定位置形成开口部300x及330y。参照图4A-图4D,开口部300x是用于在板材10B上形成作为芯片垫11的部分以及作为引线12的部分的开口部。另外，开口部330y是用于形成引线12的阶差部12x的开口部，例如是多个圆形开口纵横排列的结构。圆形开口的直径可以是0.020mm-0.040mm。圆形开口的间距可以是例如0.040mm-0.080mm程度。保护层300的开口部330y的平面形状还可以是六边形等的多边形，此时，多边形的外接圆的直径可以是0.020mm-0.040mm，间距可以是0.040mm-0.080mm。在此，图4A-图4D表示的是图3A中的一个单片化区域C，图4A是平面图，图4B是沿着图4A的A-A线的剖面图，图4C是图4B中B的局部扩大剖面图、图4D是图4B中B的局部扩大平面图。另外，图4A及图4D中，方便起见，加有与图4B的剖面图对应的影线。并且，在图4A中以梨皮纹样、图4B中以粗线分别示意表示了设有用于形成阶差部12x的开口部330y的区域。以下的图5A-图5D、图6A-图6D也与此相同。然后，在图5A-图5D所示的工序中，以保护层300及310作为蚀刻掩膜，对板材10B进行蚀刻(例如，湿蚀刻)。在形成有开口部300x的部分，板材10B被进行半蚀刻，板材10B的将成为芯片垫11的部分等被薄型化，并在板材10B的上面10Ba形成将成为引线12的柱状突起部12T，形成引线框架10S。突起部12T也可以是沿纵方向延伸的柱状。至此形成引线框架10S。例如，可以对将成为芯片垫11的部分等进行薄型化，使其厚度成为蚀刻前的板材10B的厚度的70％程度。另外，在本实施方式中，突起部12T可以是圆柱状、四角柱或六角柱等角柱状(参照下述的变形例)。另外，在形成有开口部330y的部分，由于蚀刻初期蚀刻液向各圆形开口周围(形成有保护层300的部分)的侵入受到限制，因此板材10B的一部分不被蚀刻。此后，在蚀刻中期至末期，周围的蚀刻液侵入，开口部330y的整体被腐蚀。其结果，各圆形开口周围的蚀刻深度会比各圆形开口内的蚀刻深度浅，因此，各圆形开口内相对于各圆形开口周围凹陷而成为平面形状为圆形的凹部，形成高密度凹凸部18的同时被薄型化。在开口部330y，通过变更开口的平面形状或大小、间距，能够形成具有各种各样的形状或深度的凹部的高密度凹凸部18。另外，在开口部330y，通过变更开口的平面形状或大小、间距，能够变更蚀刻量，因此能够进行任意厚度的薄型化。在本实施方式中，将开口的平面形状或大小、间距设定成可以使形成有开口部330y的部分与形成有开口部300x的部分同程度薄型化的值。因此，高密度凹凸部18的凹部的最深部与成为芯片垫11的部分的上面成为大致同一高度。另外，图5C中高密度凹凸部18的各凹部的剖面被表示为矩形状，而实际上会形成凹部底面向下方弯曲的曲面状剖面。然后，在图6A-图6D所示的工序中，除去图5A-图5D所示的保护层300及310。然后，在图7A所示的工序中，在包含突起部12T的上面及侧面在内的引线框架10S的上面形成感光性的保护层320，并在引线框架10S的下面形成感光性的保护层330。然后，对保护层320及330进行曝光及显影，形成开口部320x、330x及330y。以露出突起部12T的上面的方式形成开口部320x。另外，以露出将成为芯片垫11的部分的方式形成开口部330x。另外，以露出引线框架10S下面的、俯视时与突起部12T的上面及高密度凹凸部18的形成区域重叠的部分的方式，形成开口部330y。即，在高密度凹凸部18的形成区域为圆环状、且外径为φ1的情况下，作为开口部330y形成直径为φ1的圆形开口部。然而，高密度凹凸部18的形成区域的外周与开口部330y的外周可不必完全一致，例如，俯视时开口部330y也可以仅覆盖高密度凹凸部18的圆环的一部分。另外，开口部330y也可以比高密度凹凸部18的圆环大(此情况如第3实施方式所示)。接下来，在图7B所示的工序中，在开口部320x内露出的突起部12T的上面形成金属膜14，在开口部330x内露出的引线框架10S下面的、将成为芯片垫11的区域形成金属膜13。并且，在开口部330y内露出的引线框架10S下面的、将成为引线12的部分形成金属膜15。以覆盖引线框架10S下面的、俯视时与突起部12T的上面及高密度凹凸部18的形成区域重叠的部分的方式，形成金属膜15。作为金属膜13、14及15，例如可以使用Ag膜、Au膜、Ni/Au膜(将Ni膜与Au膜按该顺序叠层的金属膜)、Ni/Pd/Au膜(将Ni膜与Pd膜与Au膜按该顺序叠层的金属膜)等。例如，可以通过以引线框架10S作为供电路径的电镀法来形成金属膜13、14及15。然后，在图7C所示的工序中，除去图7B所示的保护层320及330。至此，完成如图8A及图8B所示的平面形状的引线框架10S。图8A及图8B所示的引线框架10S是一个在金属制板材上以行列状配置了将成为引线框架10的多个单片化区域C的结构。在单片化区域C的上面，设有将成为外部连接端子的突起部12T及用于装设半导体芯片的芯片装设区域。单片化区域C上面的被突起部12T包围的区域是芯片装设区域。另外，在单片化区域C上面的各突起部12T的周围，形成有高密度凹凸部18。包括形成有高密度凹凸部18的区域在内的单片化区域C的上面，是被树脂部40覆盖的覆盖区域。继续说明半导体装置1的作制工序。首先，在图9A所示的工序中，在各单片化区域C的将成为芯片垫11的部分上，以面朝上的状态装设半导体芯片20。半导体芯片20例如可以通过粘片膜等黏着材17被装设(芯片接合)在将成为芯片垫11的部分上。在此情况下，加热至规定温度使粘片膜硬化。作为黏着材17，也可以使用膏体状黏着材来取代粘片膜等膜状黏着材。并且，通过金线或铜线等金属线30，将半导体芯片20的上面侧形成的电极端子电连接于金属膜14。金属线30例如可以通过引线接合法，与半导体芯片20的电极端子及金属膜14连接。然后，在图9B所示的工序中，形成用于密封引线框架10S、半导体芯片20及金属线30的树脂部40。作为树脂部40，例如可以使用环氧树脂中包含充填物的所谓的铸模树脂等。例如可以通过传递模塑法或压缩模塑，形成法等树脂部40。然后，在图9C所示的工序中，从引线框架10S的下面侧开始对其进行蚀刻(例如，湿蚀刻)。此时，通过对金属膜13及15(Ni/Pd/Au镀膜等)使用能够选择性地除去引线框架10S(Cu等)的蚀刻液，可使金属膜13及15发挥蚀刻掩膜的功能。因此，只有未形成金属膜13及15部分的引线框架10S被蚀刻，芯片垫11与多个引线12彼此独立，且从树脂部40的下面突出，形成引线框架10(凹蚀工序)。然后，通过沿着切断线切断图9C所示的构造体，按每个单片化区域C进行单片化，完成多个半导体装置1(参照图1A)。例如可以通过切片机等进行切断。在此，可以将半导体装置1作为1个产品出货，也可以将图8A所示的单片化前的引线框架10S作为1个产品出货。在此情况下，作为产品购入单片化前的引线框架10S的用户，可以实施图9A-图9C所示的各工序，制作多个半导体装置1。如上所述，在引线框架10S的制造工序中，在通过对板材进行蚀刻来形成突起部12T时使用的蚀刻掩膜上，制作用于形成高密度凹凸部18的规定图形。由此，能够在形成突起部12T等的工序中一并形成高密度凹凸部18，从而能够提高制造工序的效率化，降低制造成本。另外，由于能够通过1个蚀刻掩膜同时形成突起部12T等以及高密度凹凸部18，因此这些部分原理上不会发生偏位。从而，能够在突起部12T等的所期望的位置上形成高密度凹凸部18。对此，如历来的技术，除了形成突起部12T等的蚀刻之外还另行进行表面粗化蚀刻的方法中，因制造工序的复杂化而导致成本上升，并且粗化区域的位置精度降低。〈第2实施方式〉第2实施方式中将说明阶差面的位置与第1实施方式不同的例子。并且，第2实施方式中有时会省略与前文所述的实施方式相同的构成部的说明。图10A-图10D是例示第2实施方式的半导体装置的图，图10A是平面图，图10B是沿着图10AのA-A线的剖面图，图10C是图10B中B的局部扩大剖面图，图10D是图10B中B的局部扩大平面图。在此，图10A中，方便起见省略了金属线30及树脂部40的图示。另外，图10D中，方便起见省略了树脂部40的图示。第1实施方式的半导体装置1(参照图1A-1D)中，引线12的阶差面12d与芯片垫11的上面11a为大致同一平面，高密度凹凸部18的凹部的最深部与芯片垫11的上面11a为大致同一高度。第2实施方式的半导体装置2中，引线12的阶差面12d位于比芯片垫11的上面11a更为上侧的位置(接近树脂40的上面)，阶差面12d及比阶差面12d更为下面侧的引线12的侧面12c的一部分被树脂部40覆盖。如上所述，通过将阶差面12d配置在比芯片垫11的上面11a更为上侧的位置，能够防止在图9C所示的凹蚀工序中引线12与树脂部40之间出现缝隙。其结果，实质上能够进一步延长水份流入的路径，进一步降低水份从引线12的侧面12c与树脂部40的界面侵入而达到树脂部40内的可能性。在第1实施方式的图5A-图5D所示的工序中，通过减小开口部330y的各开口的大小、缩短间距或者进行这两者，能够使阶差面12d位于比芯片垫11的上面11a更为上侧的位置。即，如图11A-图11D所示，通过以保护层300及310作为蚀刻掩膜对板材10B进行蚀刻，能够使阶差面12d位于比将成为芯片垫11的部分的上面更为上侧的位置。图11A-图11D中，突起部12T上形成有阶差部12x，该阶差部12x是突起部12T侧面的接近板材10B的上面10Ba的侧比远离板材10B的上面10ba的侧更向外周侧扩大而成的部分，在阶差部12x的阶差面12d形成高密度凹凸部18。阶差面12d及扩大的阶差部12x的侧面的一部分将成为被树脂部40覆盖的覆盖区域。〈第3实施方式〉第3实施方式中将说明引线具有2个阶差面的例子。并且，在第3实施方式中有时会省略与前文所述的实施方式相同的构成部的说明。图12A-图12D是例示第3实施方式的半导体装置的图，图12A是平面图，图12B是沿着图12A的A-A线的剖面图，图12C是图12B中B的局部扩大剖面图，图12D是图12B中B的局部扩大平面图。另外，图12A中，方便起见省略了金属线30及树脂部40的图示。另外，图12D中，方便起见省略了树脂部40的图示。第3实施方式的半导体装置3与第2实施方式的半导体装置2的不同点在于，引线12的阶差部12y上设有2个阶差面12d及12e。与半导体装置2的相同点是阶差面12d位于比芯片垫11的上面11a更为上侧的位置。阶差部12y是形成在阶差面12d的外周侧的、具有阶差面12e(第2阶差面)的阶梯状结构，阶差面12d及12e被树脂部40覆盖。更详细而言，俯视时阶差面12e位于阶差面12d的外侧且呈大致圆环状，阶差面12e的宽度(圆环的宽度)例如可以是50μm-75μm程度。剖面时阶差面12e位于比阶差面12d更为下侧的位置，且阶差面12e与芯片垫11的上面11a为大致同一面。阶差面12e上未形成高密度凹凸部18。然而，也可以在阶差面12e上形成高密度凹凸部18。如上所述，通过在引线12的侧面12c设置阶梯状的阶差部12y，与第2实施方式的半导体装置2同样，能够防止在图9C所示的凹蚀工序中引线12与树脂部40之间发生缝隙。另外，通过阶梯状的阶差部12y，实质上能够进一步延长水份流入的路径，即使水份从引线12的侧面12c与树脂部40的界面侵入，也能够进一步降低水份达到树脂部40内的可能性。在实施第2实施方式的图11A-图11D所示的工序之后，通过除去保护层300及310，并实施图13A所示的工序，能够形成具有阶差面12d及12e的阶梯状阶差部12y。在图13A所示的工序中，与第1实施方式的图7A所示的工序同样，形成保护层320及330，并在保护层320及330上形成开口部320x、330x、及330y。在此，阶差面12d(高密度凹凸部18的形成区域)为圆环状且外径为φ1时，作为开口部330y，形成中心与阶差面12d的圆环大致相同，且直径φ2比阶差面12d的圆环的外径φ1大的开口部。其次，通过实施与图7B及图7C同样的工序，如图13B所示，在引线框架10S的下面的设有开口部330y的位置，形成直径为φ2的金属膜15。然后，通过实施与图9A-图9C相同的工序，如图13C所示，以金属膜15作为蚀刻掩膜进行凹蚀，形成俯视时位于阶差面12d外侧的、大致圆环状的阶差面12e。由此，形成具有阶差面12d及12e的阶梯状阶差部12y。〈第4实施方式〉第4实施方式中将说明在芯片垫的装设半导体芯片的面形成高密度凹凸部的例子。并且，第4实施方式中有时会省略与前文所述的实施方式相同的构成部的说明。图14A-图14D是例示第4实施方式的半导体装置的图，图14A是平面图，图14B是沿着图14A的A-A线的剖面图、图14C是图14B中B的局部扩大剖面图，图14D是图14B中B的局部扩大平面图。另外，图14A中，方便起见省略了金属线30及树脂部40的图示。另外，图14D中，方便起见省略了树脂部40的图示。参照图14A-图14D，第4实施方式的半导体装置4与第1实施方式的半导体装置1(参照图1A-图1D)的不同点在于，在芯片垫11的上面11a设有高密度凹凸部18。如上所述，通过在芯片垫11的上面11a设置高密度凹凸部18，除了第1实施方式的効果之外，还能够获得提高芯片垫11的上面11a与树脂部40的密接性的效果。另外，实质上能够延长水份流入的路径，从而能够降低水份从芯片垫11的上面11a与树脂部40的界面侵入而达到树脂部40内的可能性。另外，通过在芯片垫11的上面11a设置高密度凹凸部18，在使用黏着材(未图示)将半导体芯片20接合于芯片垫11的上面11a的情况下，通过黏着材的锚効果，能够提高接合強度。通过以图15A-图15D所示的工序取代第1实施方式的图4A-图4D所示的工序，能够在芯片垫11的上面11a形成高密度凹凸部18。图15A-图15D所示的工序中，与图4A-图4D所示的工序不同，在板材10B上的将成为芯片垫11的部分配置了具有开口部330y的保护层300。然后，通过实施与图5A-图5D所示的工序同样的工序，在板材10B上的突起部12T周围形成高密度凹凸部18，并在板材10B上的将成为芯片垫11的部分(芯片装设区域)形成高密度凹凸部18。以下的工序与第1实施方式同样。另外，在图15A-图15D所示的工序中，在板材10B上的将成为芯片垫11的部分形成的开口部330y，还能够通过变更开口的平面形状或大小、间距，在芯片垫11的上面11a形成平坦的半蚀刻面。即，无须在芯片垫11的上面11a形成高密度凹凸部18，也能够进行半蚀刻。例如，通过在板材10B上的将成为芯片垫11的部分形成的开口部330y，形成方格纹样(格纹)的保护层图形，能够形成平面平坦的半蚀刻面。在此情况下，制造工序虽有不同，但能够形成与图1所示的半导体装置1相同结构的半导体装置。〈变形例〉以下，说明各实施方式的变形例。各变形例可应用于上述任何实施方式。图16是例示变形例1的半导体装置的图。图16所示的半导体装置1A，其引线12为四角柱。即，在各实施方式的半导体装置中，引线12的形状并不限定于圆柱状，也可以是四角柱或六角柱等的角柱状。在此，沿着图16的A-A线的剖面图与图1B同样。图17是例示变形例2的半导体装置的图。图17所示的半导体装置1B不具备芯片垫。即，各实施方式的半导体装置也可以不具备芯片垫。制作半导体装置1B时，例如在第1实施方式的图7C的工序中，可以仅在引线12的形成部分设置金属膜14及15，而不设置金属膜13。然后，如图18A-图18C所示，通过实施与图9A-图9C相同的工序，能够制作成不具备芯片垫的半导体装置1B。在图18C所示的工序中，半导体芯片20的下面(黏着材17的下面)从树脂部40露出。图19A及图19B是例示变形例3的半导体装置的图。在图19A及图19B所示的半导体装置1C中，芯片垫11的上面11a及上面侧的侧面被树脂部40覆盖，在芯片垫11的上面11a形成有高密度凹凸部18。另外，图19B是图19A中B部的局部扩大剖面图。制作半导体装置1C时，例如在第2实施方式的图11A-图11D的工序中，可以在板材10B的将成为芯片垫11的部分的上面设置具有开口部330y的保护层300，并进行蚀刻。通过以上，如图20A及图20B所示，能够在将成为芯片垫11的部分的上面形成高密度凹凸部18，并且，将成为芯片垫11的部分的上面被蚀刻成与阶差面12d同程度的高度。在此，图20B是图20A中B部的局部扩大剖面图。图21A及图21B是例示变形例4的半导体装置的图。图21A及图21B所示的半导体装置1D中，芯片垫11的上面11a及上面侧的侧面被树脂部40覆盖，在芯片垫11的侧面形成有阶差面11d，在阶差面11d形成有高密度凹凸部18。在此，图21B是图21A中B部的局部扩大剖面图。制作半导体装置1D时，例如在第2实施方式的图11A-图11D的工序中，可以在板材10B的将成为芯片垫11的部分的上面设置周围具有开口部330y的保护层300，并进行蚀刻。通过以上，如图22A及图22B所示，能够对将成为芯片垫11的部分的上面的周围进行蚀刻，形成高度与阶差面12d同程度的阶差面11d。另外，在阶差面11d上形成高密度凹凸部18。图23是例示变形例5的半导体装置的图。图23所示的半导体装置1E不具有芯片垫，仅具有引线12。并且，半导体芯片20以面朝下的方式，通过凸点50与引线12的上面12a上的金属膜14连接(倒装芯片连接)。在此情况下，为了半导体装置1E的薄型化以及提高半导体芯片20的散热性，可以使半导体芯片20的背面(图23中的上侧)从树脂部40露出。另外，半导体芯片20的背面也可以被树脂部40覆盖。制作半导体装置1E时，如图24所示，例如与第2实施方式的图11A-图11D的工序同样，可以设置仅用于形成引线12的保护层300，并进行蚀刻。然后，除去保护层300，与图18A同样，在引线12的形成部分设置金属膜14及15，不设置金属膜13，并将半导体芯片20面朝下，即倒装芯片的方式安装在金属膜14上。然后，实施与图18B及图18C同样的工序，能够获得只具有引线12的半导体装置1E。图25是例示变形例6的半导体装置的图。图25所示的半导体装置1F，在其相当于图24的芯片垫11的位置具有引线11g，并在引线11g的上面形成有金属膜14，金属膜14通过凸点50与半导体芯片20连接。在此情况下，引线11g能够用于地线或电源系的引线。另外，在引线11g上形成有高度与引线12的阶差面12d几乎相同的阶差面11d，阶差面11d上形成有高密度凹凸部18。图26A及图26B是例示变形例7的半导体装置的图。在图26A所示的半导体装置1G中，在引线12的上面12a形成有高密度凹凸部18，沿着高密度凹凸部18的凹凸表面形成有金属膜14。制作半导体装置1G时，例如，取代第1实施方式的图5A-图5D的工序，如图27A所示，可以在用于形成突起部12T的保护层300整体设置开口部330y，并进行蚀刻。在此，图27B是图27A中B部的局部扩大剖面图。图28A及图28B是例示变形例8的半导体装置的图。图28A所示的半导体装置1H，相当于在图23所示的半导体装置1E中的引线12的上面12a整体上设置高密度凹凸部18的结构。与图26A所示的半导体装置1G同样，在引线12的上面12a形成有高密度凹凸部18，沿着高密度凹凸部18的凹凸表面形成有金属膜14。制作半导体装置1H时，如图29A及图29B所示，例如可以在用于形成突起部12T的保护层300的整体设置开口部330y并进行蚀刻。然后，除去保护层300，与图18A同样，在引线12的形成部分设置金属膜14及15，不设置金属膜13，将半导体芯片20面朝下，既倒装芯片的方式，通过凸点50安装在金属膜14上。然后，实施与图18B及图18C同样的工序，能够获得仅具有引线12的半导体装置1H。〈实施例1〉首先，制作了如图30A及图30B所示的试验用样本。具体而言，引线框架材100是由铜构成的平坦金属板，在该引线框架材100的上面形成有凹部的平面形状为直径0.020mm以上0.060mm以下的圆形的凹凸部。然后，对凹凸部的表面不进行镀层，而是按照表1所示的制作条件在凹凸部上形成有树脂杯140。在此，按照6种S比率，分别制作了6个试验用样本，并进行了6次测定。其中，S比率＝1表示未形成凹凸部的试验用样本(比较例：历来品)。另外，求出S比率时的表面积的测定，使用了3维测定激光显微镜(奥林巴斯社制造LEXTOLS4100)。【表1】树脂的种类环氧类树脂高度h3mm底面直径d13.568mm上面直径d23mm表面积10.2mm2热历史175℃×1h(N2)+230℃×10min树脂的硬化条件175℃×6h(air)在此，如表1所示，作为试验用样本的热历史，先在氮氛围中以175℃进行了1小时加热，然后在大气中以230℃进行了10分钟加热。热历史体现了在引线框架至半导体装置的制造工序中，由树脂部密封半导体芯片等之前进行的半导体芯片装设工序(芯片贴装工序)及引线接合工序的加热过程。即，由于在这些工序加热，引线框架发生氧化的情况并不少，其会影响树脂部与引线框架的密着力。因此，本试验中也对试验用样本的引线框架材100施加了相当于实际的芯片贴装工序及引线接合工序中进行加热的热历史，然后形成树脂杯140。由此，可获得信赖性高的试验结果。然后，按照SEMI标准规格G69-0996中规定的顺序，实施了杯剪切试验。具体而言，将各试验用样本的树脂杯140按压于测量仪(未图示)上，并使其向图30B的箭头方向移动，测定了剪断强度。在室温(大概25℃)、测量仪的高度为20μm、速度200μm/秒的条件下进行了该试验。结果如图31所示。图31中，比较例的试验用样本(S比率＝1)的剪断强度的平均值为13[Kgf]程度，相对于此S比率为1.8以上的试验用样本的剪断強的平均值为17[Kgf]以上。即，可知S比率为1.8以上时引线框架与树脂的密接性相比于历来品有大幅提高。另外，S比率成为2.5程度时剪断强度的上升达到饱和，其理由在于，在引线框架与树脂的界面发生剥离之前树脂的一部分已发生剥离(破坏)。〈实施例2〉在由铜构成的引线框架材100的上面形成与实施例1同样的凹凸部，并在凹凸部的表面进行银镀层，然后在银镀层的凹凸部上形成树脂杯140，此外按照与实施例1同样的方式实施了杯剪切试验。在此，银镀膜的厚度为大致6μm。结果如图32所示。图32中，比较例的试验用样本(S比率＝1)的剪断强度的平均值为13[Kgf]程度，相对于此S比率为1.7以上的试验用样本的剪断强度的平均值为17[Kgf]以上。即，可知S比率为1.7以上时引线框架上形成的银镀膜与树脂的密接性相比于历来品有大幅提高。〈实施例3〉在由铜构成的引线框架材100的上面形成与实施例1同样的凹凸部，并在凹凸部的表面进行Ni/Pd/Au镀层，然后在Ni/Pd/Au镀层的凹凸部上形成树脂杯140，此外按照与实施例1相同的方式实施了杯剪切试验。在此，Ni/Pd/Au镀层是指，在引线框架材100的上面，将镍镀膜、钯镀膜及金镀膜以该顺序叠层而成的结构。本实施例中，镍镀膜的厚度为大致0.8μm、钯镀膜的厚度为大致0.03μm、金镀膜的厚度为大致0.006μm。结果如图33所示。图33中，比较例的试验用样本(S比率＝1)的剪断强度的平均值为6[Kgf]程度，相对于此S比率为1.8以上的试验用样本的剪断强度的平均值为17[Kgf]以上。即，可知S比率为1.8以上时引线框架上形成的Ni/Pd/Au镀膜与树脂的密接性有大幅提高。〈实施例的总结〉在由铜构成的引线框架的上面，通过形成凹部的平面形状为直径0.020mm以上0.060mm以下的圆形、S比率为1.7以上的凹凸部，即，通过形成高密度凹凸部，能够增加与树脂部接触的部分的表面积。由此，产生锚効果，能够提高引线框架与树脂部的密接性。另外，高密度凹凸部在进行银镀层或Ni/Pd/Au镀层之后也能够维持一定以上的S比率，因此在镀层之后的表面上形成树脂部的情况下，也能够提高引线框架与树脂部的密接性。另外，S比率为1.7-2.5程度是适合实用的范围，而考虑到提高密着力的效果及密着力提高达到饱和，S比率更为优选范围是1.8-2.0程度。另外，在凹凸部的凹部是一个与平面形状为直径0.020mm以上0.060mm以下的外接圆相接的多边形的情况下，也确认到了同样効果。以上，详细说明了优选的实施方式等，但本发明并不限定于上述实施方式等，在不脱离请求范围所记载的范围内，可以对上述实施方式等加以各种变形及置换。例如，可以根据需要对各实施方式进行组合。关于以上各实施方式及变形例，还公开以下附记。(付記1)一种半导体装置，包括：引线框架，具有柱状的端子；半导体芯片，被装设在所述引线框架；以及密封树脂，覆盖所述引线框架及所述半导体芯片，所述端子具有第1端面、以及与该第1端面为相反侧的第2端面，在所述第1端面形成有凹凸部，在所述端子部中，从所述第1端面朝向所述第2端面延伸的第1部分被所述密封树脂覆盖，从所述第1部分延伸至第2端面的第2部分从所述密封树脂突出。(付記2)一种引线框架，所述引线框架包括板材，所述板材的一个面的一部分突出以形成柱状的突起，该突起成为连接端子，在所述板材的所述一个面的所述突起的周围形成有凹凸部，所述突起以及所述凹凸部位于所述板材的所述一个面上的被密封树脂覆盖的区域。(付記3)一种引线框架，所述引线框架包括板材，所述板材的一个面的一部分突出以形成柱状的突起，该突起成为连接端子，在所述板材的所述一个面的所述突起的上部形成有凹凸部，所述突起位于所述板材的所述一个面上的被树脂覆盖的区域。当前第1页1 2 3