半导体元件的制作方法与流程

文档序号:11100517阅读:684来源:国知局
半导体元件的制作方法与制造工艺

本揭露是关于一种半导体元件的制作方法。



背景技术:

在半导体集成电路(integrated circuit;IC)工业中,IC材料及设计的技术进步已产生数代IC,其中每一代均具有与前一代相比较小且较复杂的电路。在IC进化过程中,功能密度(即每晶片面积的互连装置数目)已大体上增加,同时几何尺寸(即可使用制造制程产生的最小元件(或接线))已减小。此按比例减小制程通常通过增加生产效率及降低相关联的成本来提供益处。此按比例减小亦已增加IC处理及制造的复杂性。

集成电路中的一种类型的元件为纳米接线。纳米接线为可用作晶体管的部分的长条形的半导体结构。特定言之,纳米接线的部分可经掺杂以形成源极及漏极区域。另外,可形成栅极层以使得其在纳米接线的源极与漏极区域之间的通道区域上围绕纳米接线。

纳米接线可以多种方式形成。通常,使用磊晶制程来生长纳米接线。大体上,使用单个磊晶制程同时生长多个纳米接线。但归因于各种制程特征,在磊晶制程完成之后,纳米接线中的每一者可能不具有相同的高度。为达成较佳装置操作,理想的是这些纳米接线具有实质上类似的高度。



技术实现要素:

本揭露的一实施例提供了一种半导体元件的制作方法,方法包括在半导体基板上磊晶生长多个长条形半导体结构的第一部分,长条形半导体结构垂直于基板延伸。方法进一步包括在基板上形成栅极层,栅极层与长条形半导体结构接触。方法进一步包括在栅极层及长条形半导体结构上执行平坦化制程,及磊晶生长多个长条形半导体结构的第二部分,第二部分包含与第一部分不同的材料。

附图说明

当结合随附附图阅读时,自以下详细描述将最佳地理解本发明的态样。应注意,根据工业中的标准实务,各特征并非按比例绘制。事实上,出于论述清晰的目的,可任意增加或减小各种特征的尺寸。

图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I及图1J为显示根据本文所描述的原理的一个实施例的用于形成具有实质上类似高度的纳米接线的说明性制程的附图;

图2A及图2B为显示根据本文所描述的原理的一个实施例的用于形成在栅极层边缘下方具有接面的双材料纳米接线的说明性制程的附图;

图3A及图3B为显示根据本文所描述的原理的一个实施例的用于以金属栅极层替代虚设栅极层的说明性制程的附图;

图4A、图4B、图4C及图4D为显示根据本文所描述的原理的一个实施例的用于形成研磨停止柱以控制纳米接线高度的说明性制程的附图;

图5为显示根据本文所描述的原理的一个实施例的具有不同高度的研磨停止柱的附图;

图6A、图6B、图6C及图6D为显示根据本文所描述的原理的一个实施例的用于形成N型及P型纳米接线的说明性制程的附图;

图7为显示根据本文所描述的原理的一个实施例的用于制造具有实质上共面接面的双材料长条形半导体结构的说明性方法的流程图。

具体实施方式

以下揭示内容提供许多不同实施例或实施例用于实施所提供标的物的不同特征。下文描述元件及布置的特定实施例以简化本发明。当然,这些仅为实施例且并不意欲为限制性。举例而言,以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一及第二特征的实施例,且亦可包括可在第一与第二特征之间形成额外特征以使得第一及第二特征可不直接接触的实施例。另外,本发明可在各种实施例中重复元件符号及/或字母。此重复是出于简明性及清晰的目的,且本身并不指示所论述的各种实施例及/或配置之间的关系。

此外,为便于描述,本文可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“上方”、“上部”及类似者)来描述附图中所说明的一个部件或特征与另一部件(或多个部件)或特征(或多个特征)的关系。除了附图中所描绘的定向外,空间相对性术语意欲包含在使用或操作中的装置的不同定向。设备可以其他方式定向(旋转90度或其他定向)且因此可同样地解释本文所使用的空间相对性描述词。

如上文所描述,归因于各种磊晶制程特征,在磊晶制程完成之后,纳米接线中的每一者可能不具有相同的高度。为达成较佳装置操作,理想的是这些纳米接线具有实质上类似的高度。本文所描述的方法揭示产生具有实质上类似高度的纳米接线的制造制程。

根据一个实施例,在基板上形成双材料长条形半导体结构(例如,纳米接线)。另外,在长条形半导体结构的两种不同的半导体材料之间的接面实质上共面。在一个实施例中,第一磊晶制程用于形成长条形半导体结构的下部。如上文所描述,这些磊晶制程产生具有不同高度的半导体结构。为使长条形半导体结构的高度平坦化,首先沉积栅极层以使得其覆盖长条形半导体结构中的每一者。随后,执行平坦化制程(诸如化学机械研磨(chemical mechanical polishing;CMP)制程)以使得将栅极层减小至所要高度。另外,平坦化制程减小长条形半导体结构中的每一者的高度以匹配栅极层的高度。因此,在平坦化制程之后,长条形栅极结构中的每一者具有类似高度。可随后使用磊晶生长制程在下部的顶部上形成长条形半导体结构的上部。

图1A至图1J为显示用于形成具有实质上类似高度的纳米接线的说明性制程。图1A说明半导体基板102及图案化模板层104。半导体基板102可由多种半导体材料构成,诸如硅、锗、砷化镓、磷化铟及砷化铟。在一些实施例中,半导体基板102为半导体晶圆。

模板层104可通过使基板102的某些区域曝露于磊晶生长制程来充当模板,如将在下文中更详细地描述。模板层104可由多种材料构成。这些材料可为介电材料。这些材料可包括例如二氧化硅(SiO2)、氮化硅(SiNx)、氧化铝(Al2O3)、氧化铪(HfO2)或其任何组合。可通过首先在半导体基板102上沉积材料形成模板层104。随后,可使用各种微影术技术将模板层104图案化。举例而言,可沉积光阻剂且使用光罩使其曝露于光源。随后,可使光阻剂显影以使得图案使下层模板层104曝露于蚀刻制程。模板层104可具有在约2纳米至40纳米(nm)范围内的厚度。

图1B说明形成多个长条形半导体结构106的磊晶生长制程108。长条形半导体结构106可为最终将形成的全部的长条形半导体结构的下部。磊晶生长制程包括在晶体基板上形成晶体结构。此处,晶体基板为半导体基板102。形成的晶体结构为长条形半导体结构106。长条形半导体结构106仅在基板102的经由模板层104曝露的部分上生长。如所说明,归因于磊晶生长制程108的性质,不同的结构可能以不同的速率生长。因此,当磊晶制程108完成时,长条形半导体结构106可能具有不同的高度。

长条形半导体结构106可由多种材料构成。这些材料可包括例如硅、锗、硅锗、砷化铟、砷化铟镓、锑化铟及锑化铟镓。另外,可掺杂长条形半导体结构106。长条形半导体结构的掺杂可原位发生。所用掺杂剂的类型是基于待形成的晶体管的类型。另外,原位掺杂可随着磊晶生长制程108进行而变化。举例而言,原位掺杂可随着磊晶生长制程108进行而停止及重新开始。在一些情况下,可将掺杂分布分级。然而,在一些实施例中,可将掺杂分布分阶梯。另外,原位掺杂可在磊晶生长制程108期间改变掺杂剂类型。长条形半导体结构106的掺杂浓度可在约1x1015cm3至5x1020cm3范围内。在一些实施例中,若长条形半导体结构106包括两种不同的材料(诸如硅锗),则一种材料与另一种材料的比率可在制程期间逐渐地改变。因此,第二材料的浓度可具有分级的分布。此可例如通过在磊晶生长制程期间改变前驱物的流动速率来进行。

长条形半导体结构可形成为具有自顶部视角看的多种形状。举例而言,自顶部视角看,长条形半导体结构106可实质上为圆形或椭圆形的。在一些实施例中,自顶部视角看,长条形半导体结构106可实质上为方形或矩形的。在一些实施例中,长条形半导体结构106的形状可实质上为六边形。在一些实施例中,长条形半导体结构106可具有自顶部视角看的长条形形状。在这些实施例中,长条形半导体结构106可称为纳米棒。

图1C为说明在基板上形成的虚设介电层110的附图。虚设介电层110直接沉积在模板层104上且直接沉积在长条形半导体结构106上。特定言之,虚设介电层110安置在长条形半导体结构的侧壁上并且在长条形半导体结构106的顶部上。虚设介电层110可由多种介电材料构成,诸如二氧化硅(SiO2)、氮化硅(SiNx)、氧化铝(Al2O3)、氧化铪(HfO2)或其任何组合。

图1D为显示栅极层112的说明性沉积的附图。在一些实施例中,栅极层112为随后将被金属栅极替代的虚设栅极层。在此情形中,栅极层112可由聚硅构成。沉积栅极层112以使得其覆盖长条形半导体结构106中的每一者。

图1E为显示用于使栅极层112及长条形半导体结构106的表面平坦化的说明性平坦化制程114的附图。在一个实施例中,平坦化制程114为CMP制程。CMP制程包括使用其中悬浮有研磨剂粒子的化学泥浆。泥浆经沉积在晶圆的表面上且使用研磨垫研磨表面。研磨剂粒子以及化学溶液移除材料以产生平坦表面。在平坦化制程114之后,栅极层112的顶表面实质上与长条形半导体结构106的顶表面共面。在本实施例中,CMP制程持续直至长条形半导体结构106具有最终高度。长条形半导体结构106可具有在约5nm至约150nm范围内的最终高度。

图1F说明移除制程116(诸如蚀刻制程)以产生长条形半导体结构106与栅极层112的顶部之间的偏移。移除制程116为选择性的以使得其移除栅极层112同时保持长条形半导体结构106实质上完整。移除制程116可为湿式蚀刻制程或干式蚀刻制程。移除制程116减小栅极层112的高度118以使得在长条形栅极结构106的顶表面中在栅极层112之间存在偏移119。如将在下文中更详细地解释,将在长条形半导体结构106的顶部上形成第二材料。因此,两种材料之间的接面自栅极层112的顶表面偏移。偏移119可在约0nm至50nm范围内。

图1G说明形成长条形半导体结构122的上部的额外磊晶生长制程120。长条形半导体结构122是由与长条形半导体结构106不同的材料构成。换言之,纳米接线的上部是由与纳米接线的下部不同的材料构成。由于长条形半导体结构106经平坦化,因此在上部中的下部之间的接面121实质上共面。另外,在上部122中的下部106之间的接面121中的每一者均距栅极层112的顶表面实质上类似的距离(亦即,偏移)。此允许达成较佳装置效能及一致性。此外,类似于上文描述的磊晶制程108,磊晶制程120产生具有不同高度的长条形半导体结构122。

长条形半导体结构122可由多种材料构成。这些材料可包括例如硅、锗、硅锗、砷化铟、砷化铟镓、锑化铟及锑化铟镓。另外,可掺杂长条形半导体结构122。长条形半导体结构的掺杂可原位发生。所用掺杂剂的类型是基于待形成的晶体管的类型。另外,原位掺杂可随着磊晶生长制程120进行而变化。举例而言,原位掺杂可随着磊晶生长制程120进行而停止及重新开始。另外,原位掺杂可在磊晶生长制程120期间改变掺杂剂类型。长条形半导体结构122的掺杂浓度可在约1x1015cm3至5x1020cm3范围内。

图1H说明介电层124的沉积。介电层124亦可称为覆盖层。沉积介电层124以使得其覆盖长条形半导体结构122中的每一者。

图1I说明平坦化制程126。平坦化制程126可例如为CMP制程。平坦化制程126使晶圆的表面平坦化以便使长条形半导体结构122中的每一者的顶表面曝露。因此,使得长条形半导体结构122中的每一者的高度实质上类似。

图1J为说明额外介电层128的沉积的附图。在一个实施例中,额外介电层128为间层介电(inter-layer dielectric;ILD)层。在一些实施例中,可在额外介电层128中形成各种特征。这些特征可包括例如将长条形半导体结构122连接至电路内的其他元件的通孔及接触件。

图2A及图2B为显示用于形成在栅极层112边缘下方具有接面的双材料纳米接线的说明性制程的附图。换言之,在栅极层112的顶表面与下部106与上部122之间的接面之间的偏移204为负的。根据本实施例,在执行平坦化制程114之后,应用移除制程202。如图2A中所示,移除制程202移除长条形半导体结构106的部分同时保持栅极层112实质上完整。持续施加移除制程202移除所要数量的材料及产生所要偏移204所需的时间。举例而言,移除制程可为干式蚀刻制程或湿式蚀刻制程。

图2B说明形成长条形半导体结构106的上部的磊晶生长制程206。磊晶生长制程206类似于上文描述的磊晶生长制程120。然而,此处,上部122的生长在低于栅极层112的顶表面的一点处开始。制程随后如上文在随附图1H至图1J的文本中所描述继续。

图3A至图3B为显示用于以金属栅极层替代虚设栅极层的说明性制程的附图。在本实施例中,替换栅极层112在置放额外介电层128之后发生。然而,在一些情况下,替换栅极层112可在平坦化制程126之后且在形成额外介电层128之前发生。

图3A说明向下延伸至栅极层112的沟槽302的形成。在本实施例中,沟槽302延伸穿过额外介电层128及覆盖层124。沟槽302可以多种方式形成。举例而言,可在晶圆的表面上沉积图案光阻剂层及/或硬遮罩层。经由光阻剂层或硬遮罩曝露的晶圆区域已曝露于蚀刻制程。蚀刻制程可为干式蚀刻制程。干式蚀刻制程为各向异性的且将因此以实质上为直线的方式向下蚀刻。

在使用干式蚀刻制程使栅极层112曝露之后,可使用湿式蚀刻制程以移除栅极层112。湿式蚀刻制程为各向同性的且因此可以在所有方向上移除材料。湿式蚀刻可为选择性的以便移除栅极层112材料(例如,聚硅),同时保持剩余材料实质上完整。在一些实施例中,亦可移除环绕长条形半导体结构106的介电层110。

图3B说明在由栅极层112留下的间隔内沉积金属材料。金属材料形成金属栅极层304。金属栅极层304充当用于部分由长条形半导体结构106、122形成的晶体管的栅极。另外,沟槽302内的金属材料可形成通孔以充当栅极接触件。用于形成金属栅极层304的金属材料可为多种材料中的一者。举例而言,金属材料可为钨。

图4A至图4D为显示用于形成研磨停止柱404以控制纳米接线的高度的说明性制程的附图。在一些实施例中,理想的是在特定高度处形成长条形半导体结构106。此可经由使用研磨停止柱404来进行。图4A说明在模板层经图案化之前形成于模板层104的顶部上的研磨停止层402。研磨停止层402的厚度使得研磨停止层402的顶部对应于长条形半导体结构106的所要高度。研磨停止层402可由对CMP制程具有耐受性的硬质材料构成。这些材料的一个实施例可为氮化硅。

图4B说明在已经图案化以形成停止柱404之后的停止层402。可使用各种微影术技术将研磨停止层402图案化。当自顶部视角检视时,研磨停止柱404可具有多种形状。举例而言,研磨停止柱404可为方形、矩形、圆形、椭圆形或可呈其他形状。研磨停止柱404的大小亦可变化。研磨停止柱404可置放在未置放其他特征(诸如长条形半导体结构106)的区域处。

图4C说明形成长条形半导体结构106。长条形半导体结构106可如上文所描述形成。图4D说明在上文描述的平坦化制程114之后的平坦化长条形半导体结构106。由于研磨停止柱404是由对CMP制程具有耐受性的材料构成,因此CMP制程将在其达至研磨停止柱404的顶部时被阻止向前移动。因此,研磨停止柱404可用于控制长条形半导体结构106的高度。

图5为显示具有不同高度的研磨停止柱502、508的附图。在一些情况下,理想的是具有高度不同的长条形半导体结构。因此,在一些实施例中,在晶圆的不同区域处的研磨停止柱502、508可具有不同的高度。在本实施例中,研磨停止柱502具有大于研磨停止柱508的高度。因此,靠近研磨停止柱502的长条形半导体结构504具有大于靠近研磨停止柱508的长条形半导体结构510的高度。

图6A至图6D为显示用于形成N型及P型纳米接线的说明性制程的附图。集成电路通常包括N型及P型晶体管,其一起形成互补金属氧化物半导体(complementary metal oxide semiconductor;CMOS)电路。N型及P型纳米接线晶体管可使用不同类型的半导体材料并且经掺杂有不同类型的掺杂剂。

根据本实施例,光阻剂层602及/或遮罩层用于覆盖长条形半导体结构106的子集,如图6A中所示。可在上文描述的平坦化制程114之后施加光阻剂层602。可随后使用蚀刻制程604移除长条形半导体结构106的曝露子集,如图6B中说明。蚀刻制程604可为选择性的以使得其移除长条形半导体结构106同时保持其他材料(诸如栅极层112)实质上完整。移除曝露的长条形半导体结构106产生沟槽606,其使基板102曝露。

图6C说明生长长条形半导体结构608的磊晶生长制程610。用于形成长条形半导体结构608的材料与用于形成长条形半导体结构106的材料不同。特定言之,用于形成长条形半导体结构608的材料经设计以用于P型晶体管,且用于形成长条形半导体结构106的材料经设计以用于N型晶体管。

长条形半导体结构608可由适用于P型晶体管的多种材料构成。另外,可掺杂长条形半导体结构608。长条形半导体结构608的掺杂可原位发生。另外,原位掺杂可随着磊晶生长制程108进行而变化。举例而言,原位掺杂可随着磊晶生长制程108进行而停止及重新开始。在一些情况下,可将掺杂分布分级。然而,在一些实施例中,可将掺杂分布分阶梯。长条形半导体结构608的掺杂浓度可在约1x1015cm3至5x1020cm3范围内。在一些实施例中,若长条形半导体结构608包括两种不同的材料(诸如硅锗),则一种材料与另一种材料的比率可在制程期间逐渐地改变。因此,第二材料的浓度可具有分级的分布。此可例如通过在磊晶生长制程期间改变前驱物的流动速率来进行。

图6D说明平坦化制程612,其移除光阻剂602及/或硬遮罩层并且使长条形半导体结构608平坦化。长条形半导体结构106及长条形半导体结构608将具有相同的高度。彼高度对应于栅极层112的顶表面。

图7为显示用于制造具有实质上共面接面的双材料长条形半导体结构的说明性方法的流程图。根据本实施例,方法700包括步骤702,其用于在半导体基板上磊晶生长多个长条形半导体结构的第一部分。长条形半导体结构垂直于基板延伸。换言之,长条形半导体结构纵向形成。如上文所描述,在磊晶制程完成之后,长条形半导体结构中的每一者可具有稍微不同的高度。然而,理想的是长条形半导体结构中的每一者的顶表面实质上共面。

方法700进一步包括用于在基板上形成栅极层的步骤704。栅极层与长条形半导体结构接触。特定言之,栅极层完全覆盖长条形半导体结构中的每一者。栅极层可为虚设栅极层。举例而言,栅极层可由将最后被金属栅极层替代的聚硅构成。此替代制程可在执行其他可能不利地影响金属栅极层的制程之后发生。

方法700进一步包括用于在栅极层及长条形半导体结构上执行平坦化制程的步骤706。平坦化制程可例如为CMP制程。平坦化制程使长条形半导体结构中的每一者的高度相等。

方法700进一步包括用于磊晶生长多个长条形半导体结构的第二部分的步骤708。第二部分是由与第一部分不同的半导体材料构成。磊晶制程将导致第二部分(上部)直接在长条形半导体结构的第一部分(下部)的曝露上表面上生长。合并的下部与上部可经适当地掺杂以使得其可充当晶体管的一部分。

根据本揭露的一个实施方式,方法包括在半导体基板上磊晶生长多个长条形半导体结构的第一部分,长条形半导体结构垂直于基板延伸。方法进一步包括在基板上形成栅极层,栅极层与长条形半导体结构接触。方法进一步包括在栅极层及长条形半导体结构上执行平坦化制程,及磊晶生长多个长条形半导体结构的第二部分,第二部分包含与第一部分不同的材料。

根据一实施例,第一部分与第二部分之间的接面自栅极层的边缘偏移。

根据一个实施例,方法还包含在平坦化制程后移除部分的栅极层以形成偏移。

根据一个实施例,方法还包含在平坦化制程后移除长条形半导体结构的第一部分的部分以形成偏移。

根据一实施例,方法还包含形成第一介电层于长条形半导体结构的第二部分上,执行化学研磨制程于第一介电层上以平坦化第一介电层以及长条形半导体结构的第二部分,以及形成第二介电层于第一介电层上。

根据一实施例,方法还包含以金属栅极取代栅极层。

根据一实施例,方法还包含在形成长条形半导体结构的第一部分前,形成研磨停止柱于基板上。

根据一实施例,在基板不同区域处的研磨停止柱具有不同的高度。

根据一实施例,长条形半导体结构的第一部分具有第一电性,方法还包含在平坦化制程之后,移除数个长条形半导体结构的第一部分以形成沟槽,以及形成长条形半导体结构的第三部分于沟槽中,第三部分具有不同于第一电性的第二电性。

根据一实施例,第一部分与第二部分的高度约为4nm至50nm。

根据一实施例,栅极层的高度约为5nm至100nm。

根据一实施例,第一部分与第二部分之间的接面自栅极层的边缘偏移的距离约为0nm至50nm。

根据一实施例,其中长条形半导体结构包含纳米线或纳米柱。

根据本揭露的一实施方式,方法包括在半导体基板上形成第一组长条形半导体结构,第一组长条形半导体结构垂直于基板延伸。方法进一步包括在基板上形成虚设栅极层,虚设栅极层与第一组长条形半导体结构接触;在虚设栅极层及第一组长条形半导体结构上执行平坦化制程;及在第一组长条形半导体结构上且与其对准形成第二组长条形半导体结构,第二组长条形半导体结构包含与第一组长条形半导体结构不同的材料。

根据一实施例,平坦化制程为化学机械研磨制程。

根据一实施例,形成第一组长条形半导体结构与第二组长条形半导体结构包含使用磊晶成长制程。

根据本揭露的一实施方式,半导体装置包括半导体基板、以垂直于半导体基板的方向自半导体基板延伸的第一组长条形半导体结构,及直接安置在第一组长条形半导体结构上的第二组长条形半导体结构,第二组长条形半导体结构包含与第一组长条形半导体结构不同的材料。在第一组长条形半导体结构与第二组长条形半导体结构之间的接面实质上共面。

于一实施例中,第一组长条形半导体结构与第二组长条形半导体结构用于源极、漏极或通道区域。

于一实施例中,第一组长条形半导体结构与第二组长条形半导体结构用于N型晶体管与P型晶体管。

前述内容概述若干实施例的特征以使得熟悉此项技术者可较佳地理解本发明的态样。熟悉此项技术者应理解,其可容易地使用本发明作为设计或修改其他制程及结构的基础用于进行本文中所介绍的实施例的相同的目的及/或达成相同的优点。熟悉此项技术者应同时意识到,这些等效建构不偏离本发明的精神及范畴,且其可在本文中进行各种变化、替代及修饰而不偏离本发明的精神及范畴。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1