制造半导体装置中的栅极结构的方法与流程

本揭示是关于一种制造半导体装置中的栅极结构的方法，特别是关于利用氢等离子处理栅极结构中覆盖层的方法。

背景技术：

半导体工业已经历了指数式增长，并在追求更高装置密度与效能以及更低成本上不断进步。然而，典型半导体装置因实体约束而面临更高阻碍。因此，发展了众多方式的制造制程以便按比例缩小半导体装置。

典型半导体装置包括堆叠组件，诸如主动特征，包括栅极层、栅极介电层及源极与漏极区域的扩散区域、覆盖层、阻障层等。半导体装置的制造集中在这些组件的尺寸与排列的按比例缩小上。举例而言，缩短栅极长度或栅极堆叠之间的距离可在半导体装置的制造中产生各种问题。

技术实现要素：

根据本揭示案的一些实施例，制造半导体装置中的栅极结构的方法包含：在一基板上方形成一栅极介电层；在栅极介电层上方形成一覆盖层；利用一第一氢等离子处理覆盖层以形成一第一经处理覆盖层；以及在第一经处理覆盖层上方形成一栅电极。

附图说明

当结合随附附图阅读时，自以下详细描述很好地理解本揭示案的态样。应注意，根据工业中的标准实务，各特征并未按比例绘制。事实上，为了论述清楚，可任意增加或减小各特征的尺寸。

图1A至图1G是根据本揭示案的一些实施例的制造半导体装置中的栅极结构的方法的各阶段的横截面视图；

图2是根据本揭示案的一些实施例的制造半导体装置中的栅极结构的方法的一个阶段的横截面视图；

图3A至图3B是根据本揭示案的一些实施例的制造半导体装置中的栅极结构的方法的各阶段的横截面视图；

图4是根据本揭示案的一些实施例的制造半导体装置中的栅极结构的方法的一个阶段的横截面视图；

图5A至图5B是根据本揭示案的一些实施例的制造半导体装置中的栅极结构的方法的各阶段的横截面视图；

图6是根据本揭示案的一些实施例的制造半导体装置中的栅极结构的方法的一个阶段的横截面视图。

具体实施方式

以下揭示内容提供许多不同实施例或实例，以便实施所提供标的的不同特征。下文描述组件及排列的特定实例以简化本揭示案。当然，这些仅为实例且不欲视为限制。举例而言，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括可在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。另外，本揭示案可在各实例中重复元件符号及/或字母。此重复是出于简明性及清晰的目的，且本身并不指示所论述的各实施例及/或配置之间的关系。

除非上下文另有清楚指示，否则单数形式的“一(a/an)”及“该(the)”包括复数个指示物。因此，例如，除非上下文另有清楚指示，否则对一栅极的引用包括具有两个或两个以上此栅极的态样。另外，为了便于描述，本文可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“上方”、“上部”等)来描述诸图中所图示一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中装置的不同定向。设备可经其他方式定向(旋转90度或处于其他定向上)且因此可类似解读本文所使用的空间相对性描述词。

为了满足形成共形层以便按比例缩小半导体装置的需求，通过化学气相沉积(chemical vapor deposition；CVD)制程或原子层沉积(atomic layer deposition；ALD)制程形成半导体装置的多个层，诸如覆盖层、阻障层及栅极层。在沉积期间，来自于反应气体或前驱物的杂质(诸如氧)易于留存在沉积层中而使得沉积层的品质劣化。因此，通常会利用高温退火制程处理沉积层以便净化及致密化这些层。大体而言，传统退火制程的温度范围自800℃至1200℃。

然而，此高温可诱发一些副作用。举例而言，若未良好控制退火环境，在此高温下退火后，栅极结构的等效氧化物厚度(equivalent oxide thickness；EOT)会增加，对于半导体装置效能有不利的影响。即使可完全控制退火环境，退火条件仍会被具有较差热稳定性的一些沉积层限制。举例而言，因内部扩散的缘故，高温退火会导致栅极结构中不可调的功函数。此外，在半导体装置中，非硅通道材料(例如，Ge、III-V族(例如，InGaAs、InP))与Si相比，具有高迁移性但低得多的热稳定性。即使可经由掺杂或其他方式改良栅极结构的热稳定性以使得栅极结构可承受此高温，但通道材料仍存在本质性问题。因此，高温退火可能不适用于非硅通道装置。

为解决上文论及的问题，本揭示案提供栅极结构、制造栅极结构的方法及修饰半导体结构中的覆盖层的方法，此有益于减少热预算及获得高品质的沉积层。因此，可改良半导体装置的效能。

图1A至图1G是根据本揭示案的一些实施例的制造半导体装置中的栅极结构的方法的各阶段的横截面视图。参看图1A，提供基板110、经图案化介面层120及虚拟栅极130，在基板中形成有浅沟槽隔离(shallow trench isolation；STI)特征112。基板110可为半导体基板、绝缘体上半导体(semiconductor on insulator；SOI)基板、硅上石墨烯基板、硅上III-V族(诸如硅上GaN)基板或硅基板。可通过蚀刻或以其他方式在基板110中形成凹部，接着用介电材料(诸如二氧化硅(SiO₂))填充凹部，并可能通过化学机械研磨(chemical mechnical polishing；CMP)制程平坦化来形成STI特征112。

进一步地，在基板110及STI特征112上方形成介面层，并随后在介面层上方形成用于形成虚拟栅极的多晶硅层。接着，可通过蚀刻来图案化介面层及多晶硅层以形成经图案化介面层120及虚拟栅极130。在一些实施例中，介面层可实质上包括氧化硅、氮化硅、氮氧化硅、掺碳二氧化硅、氮化二氧化硅或上述的组合。

参看图1B，在基板110于虚拟栅极130的相对侧上形成源极/漏极区域140，并沿虚拟栅极130的相对侧壁通过化学气相沉积(CVD)形成一对间隙壁150。在一些实施例中，通过磊晶生长制程形成源极/漏极区域140。在另一实施例中，通过植入形成源极/漏极区域140。

参看图1C，在虚拟栅极130上方形成蚀刻阻挡层(etch stop layer；ESL)160，并随后在蚀刻阻挡层160上方形成层间介电层(interlayer dielectric layer；ILD)170。层间介电层170可包括具有小于3.0的k值的低k材料，且可通过旋转涂布或化学气相沉积(CVD)诸如有机硅酸盐玻璃(organosilicate glass；OSG)或掺碳氧化物(carbon-doped oxide；CDO)形成。此类低k介电材料导致较低电容、较快切换及较快信号传输。

参看图1D，蚀刻阻挡层160及层间介电层170经平坦化以移除层间介电层170及蚀刻阻挡层160的多个部分来曝露虚拟栅极130。随后，移除间隙壁150之间的虚拟栅极130以形成对应于已形成虚拟栅极130处的开口。因此，经由开口曝露间隙壁150的剩余部分及间隙壁150之间的经图案化介面层120。蚀刻阻挡层160可包括二氧化硅(SiO2)、二氧化铪(HfO₂)、碳化硅(SiC)、掺碳氧化硅、掺碳氮化硅及/或其他材料。

参看图1E，在经图案化介面层120、间隙壁150、蚀刻阻挡层160及层间介电层170上方形成栅极介电层172。可以已知的沉积方法或以其他方式形成栅极介电层172，且此栅极介电层可为包括以下材料的高k介电层：氧化钪(Sc₂O₃)、氧化铝(Al₂O₃)、氧化钛(TiO₂)、氧化钛锶钡(BaO₆SrTi₂)、氧化钇(Y₂O₃)、氧化锆(ZrO₂)、氧化硅锆(ZrSiO₄)、氧化镧(La₂O₃)、氧化铪(HfO₂)、氧化硅铪、五氧化二钽(Ta₂O₅)、氧化钛锶(SrTiO₃)、氧化钽钪铅、铌酸锌铅(PZN)或上述的组合。在一些实施例中，栅极介电层172可个别地包括各种介电材料或包括各种介电材料的组合。接着，在栅极介电层172上方形成覆盖层180且可通过原子层沉积(ALD)、化学气相沉积(CVD)、低压化学气相沉积(low pressure chemical vapor deposition；LPCVD)或单层沉积(monolayer deposition；MLD)形成此覆盖层。覆盖层180可由任何合适的高k材料制成。高k材料的实例包括但不限于TiN、TaN、AlN、SiN、TiC、TaC、AlC、SiC或上述的组合。在一些实施例中，覆盖层180具有小于约25埃的厚度。换言之，在接收到包括基板110、STI特征112、经图案化介面层120、源极/漏极区域140、间隙壁150、蚀刻阻挡层160、层间介电层170及栅极介电层172的下层结构174后，在下层结构174上方形成覆盖层180。

在一些实施例中，参看图1F，在图1E所示的栅极介电层172上方形成覆盖层180后，利用第一氢等离子处理覆盖层180以形成图1F所示的第一经处理覆盖层180a。第一经处理覆盖层180a是指利用氢等离子处理的覆盖层。在一些实施例中，在具有纯氢气(H2)的环境中产生第一氢等离子，此第一氢等离子具有自约100标准立方公分/分钟(standard cubic centimeter per minute；sccm)至约3标准公升/分钟(standard liter per minute；SLM)范围内的流量。进一步地，第一氢等离子的功率可处于自250W至2000W范围内，且第一氢等离子的制程时间可处于自10秒至100秒范围内。较高功率可将更多氢气转换成氢等离子。在另一实施例中，第一氢等离子的功率处于自500W至1000W范围内。第一氢等离子的压力可处于自20mT至10T范围内。在另一实施例中，第一氢等离子的压力处于自100mT至200mT范围内。此外，可利用第一氢等离子在自约20℃至约600℃范围内的温度下处理覆盖层180。在另一实施例中，利用第一氢等离子在自约20℃至约400℃范围内的温度下处理覆盖层180。本揭示案的第一氢等离子的环境温度比传统高温退火制程低得多，以使得第一经处理覆盖层180a可满足低热预算需求。

包含一些带电粒子(诸如质子及电子)的第一氢等离子是非常强的还原剂。因此，第一氢等离子能够移除覆盖层180中的杂质。第一氢等离子可使杂质与覆盖层180的材料之间的键断裂，及随后第一氢等离子可与杂质化合。因此，杂质可离开覆盖层180以使得剩余元素可形成新的键结。举例而言，覆盖层180由TiN制成且可能包括一些杂质(诸如氧)。因此，一些Ti原子会与一些O原子键结以形成一些非所欲的Ti-O键。经由第一氢等离子处理，可通过第一氢等离子使Ti-O键断裂且第一氢等离子随后与O原子化合以形成水。剩余Ti原子可彼此形成新键(诸如Ti-Ti键)或可与N原子形成新键(诸如Ti-N键)。换言之，可通过第一氢等离子处理修饰及致密化第一经处理覆盖层180a。

在一些实施例中，由TiN材料制成的覆盖层180由ALD制程形成。随后，可通过X射线光电子光谱(x-ray photoelectron spectroscopy；XPS)获得覆盖层180或第一经处理覆盖层180a的Ti-N键与Ti-O键的比率。对于无第一氢等离子处理情况下的覆盖层180，覆盖层180的Ti-N键与Ti-O键的比率为约0.3。然而，在利用第一氢等离子处理覆盖层180后，第一经处理覆盖层180a的Ti-N键及Ti-O键的比率为约1.7。这些数据证实，第一氢等离子可有效断裂Ti-O键及移除覆盖层180中的杂质。因此，第一经处理覆盖层180a是缺氧覆盖层。

在一些实施例中，为了调节氢气流动，第一氢等离子进一步在第一氢等离子中包括稀释气体以稀释氢气。换言之，可通过稀释的氢气产生第一氢等离子但稀释气体可未经电离。稀释气体可包括任何合适的惰性气体。稀释气体的实例包括但不限于He、Ne、Ar、N₂或上述的组合。在一些实施例中，氢气流与总气流的比率范围可自1％至99％。在另一实施例中，氢气流与总气流的比率范围可自5％至10％。

参看图1F，在第一经处理覆盖层180a上方形成栅极层190。栅极层190可由任何合适的材料制成。材料的实例包括但不限于Mo、Ru、Ti、Os、Re、Rh、Ir、Pt、Ta、In、Cd、Ag、Al、Nb、上述金属的氮化物、上述金属的碳化物或上述的组合。如图1F所示，蚀刻阻挡层160、层间介电层170、栅极介电层172、第一经处理覆盖层180a及栅极层190形成多层堆叠。在一些实施例中，栅极层190是栅电极。

参看图1G，通过任何已知方法(诸如蚀刻)图案化多层堆叠以形成半导体装置100。栅极介电层172、第一经处理覆盖层180a及栅极层190形成栅极堆叠。在一些实施例中，栅极堆叠为高k金属栅极(high k metal gate；HKMG)堆叠。进一步地，在一些实施例中，半导体装置100是互补金属氧化物半导体(complementary metal-oxide-semiconductor；CMOS)装置。本揭示案的栅极结构是指包括栅极层的结构以使得包括栅极层的半导体装置的结构属栅极结构。在一些实施例中，半导体装置100的结构是栅极结构。

图2是根据本揭示案的一些实施例的制造半导体装置中的栅极结构的方法的一个阶段的横截面视图。在图1E所示的栅极介电层172上方形成覆盖层180后，利用第一氢等离子处理覆盖层180以形成第一经处理覆盖层。随后，利用第一氮等离子进一步处理第一经处理覆盖层以形成图2所示的第二经处理覆盖层180b，这是因为第一氮等离子制程是一氮化制程。第一氮等离子制程提供富氮环境，且氮可扩散至氮等离子处理的层中。第二经处理覆盖层180b是指利用氢等离子及氮等离子处理的覆盖层。因此，第二经处理覆盖层180b亦为缺氧的。栅极介电层172、第二经处理覆盖层180b及栅极层190形成栅极堆叠。在一些实施例中，栅极堆叠是HKMG堆叠。进一步地，可进一步图案化图2所示的蚀刻阻挡层160、层间介电层170、栅极介电层172、第二经处理覆盖层180b及栅极层190以形成半导体装置，诸如图1G所描述的CMOS装置。

在具有包含NH₃、N₂或两者的含氮气体的环境中产生第一氮等离子且第一氮等离子包括具有离子化分子的高效含氮气体。在一些实施例中，第一氮等离子具有自约100sccm至约3SLM范围内的流量。进一步地，第一氮等离子的功率可处于自250W至2000W范围内，且第一氮等离子的制程时间可处于自10秒至100秒范围内。较高功率可将更多含氮气体转换成氮等离子。在另一实施例中，第一氮等离子的功率处于自500W至1000W范围内。第一氮等离子的压力可处于自20mT至10T范围内。在另一实施例中，第一氮等离子的压力处于自100mT至200mT范围内。此外，利用第一氮等离子在自约20℃至约600℃范围内的温度下处理第一经处理覆盖层180a。在另一实施例中，利用第一氮等离子在自约20℃至约400℃范围内的温度下处理第一经处理覆盖层180a。本揭示案的第一氮等离子的环境温度比传统退火制程低得多，以使得第二经处理覆盖层180b可满足低热预算需求。

在一些实施例中，为了调节含氮气体流动，第一氮等离子进一步在第一氮等离子中包括稀释气体以稀释含氮气体。换言之，可通过稀释的含氮气体产生第一氮等离子。稀释气体可包括He、Ne、Ar、O₂、H₂或上述的组合。在一些实施例中，含氮气流与总气流的比率范围可自1％至99％。在另一实施例中，含氮气流与总气体的比率范围可自5％至10％。

因此，基于图1A至图1G及图2中的描述，可利用第一氢等离子制程处理覆盖层以形成图1F所示的第一经处理覆盖层180a或利用第一氢等离子制程及第一氮等离子制程处理覆盖层以形成图2所示的第二经处理覆盖层180b。

图3A至图3B是根据本揭示案的一些实施例的制造半导体装置中的栅极结构的方法的各阶段的横截面视图。参看图3A，在覆盖层180上方形成第一阻障层182。可通过原子层沉积(ALD)、化学气相沉积(CVD)、低压化学气相沉积(LPCVD)或单层沉积(MLD)形成第一阻障层182。第一阻障层182可由任何合适的材料制成。材料的实例包括但不限于TiN、TaN、AlN、SiN、TiC、TaC、AlC或上述的组合。在一些实施例中，第一阻障层182具有小于约20埃的厚度。

在图3A所示的栅极介电层172上方形成覆盖层180及第一阻障层182后，利用第一氢等离子同时处理覆盖层180及第一阻障层182以形成图3B所示的第一经处理覆盖层180a及第一经处理第一阻障层182a。第一经处理第一阻障层182a是指利用氢等离子处理的第一阻障层。接着，在第一经处理第一阻障层182a上方形成栅极层190。在一些实施例中，在具有纯氢气(H₂)或具有稀释氢气的环境中产生第一氢等离子。在一些实施例中，第一氢等离子制程类似于上文在图1E至图1F中所描述的氢等离子制程。栅极介电层172、第一经处理覆盖层180a、第一经处理第一阻障层182a及栅极层190形成栅极堆叠。在一些实施例中，栅极结构是HKMG堆叠。进一步地，可进一步图案化图3B所示的蚀刻阻挡层160、层间介电层170、栅极介电层172、第一经处理覆盖层180a、第一经处理第一阻障层及栅极层190以形成半导体装置，诸如图1G所描述的CMOS装置。

包含一些带电粒子(诸如质子及电子)的第一氢等离子为非常强的还原剂。因此，第一氢等离子能够移除第一阻障层182中的杂质。第一氢等离子可使杂质与第一阻障层182的材料之间的键断裂，及随后第一氢等离子可与杂质化合。因此，杂质(诸如氧)可离开第一阻障层182以使得剩余元素可形成新的键结，如图1E至图1F所描述。因此，通过第一氢等离子处理修饰及致密化第一经处理第一阻障层182a。因此，第一经处理第一阻障层182a是缺氧第一阻障层。

在另一实施例中，可利用氢等离子分别处理图3A所示的覆盖层180及第一阻障层182。举例而言，在图1E所示的栅极介电层172上方形成覆盖层180后，利用第一氢等离子处理覆盖层180以形成第一经处理覆盖层180a。接着，在第一经处理覆盖层180a上方形成第一阻障层，并随后利用第二氢等离子处理第一阻障层以在第一经处理覆盖层180a上方形成第一经处理第一阻障层182a，从而形成图3B所示的整体结构。在一些实施例中，在具有纯氢气(H2)或具有稀释氢气的环境中产生第二氢等离子。在一些实施例中，第二氢等离子制程类似于上文在图1E至图1F中所描述的第一氢等离子制程。

图4是根据本揭示案的一些实施例的制造半导体装置中的栅极结构的方法的一个阶段的横截面视图。在图3A所示的栅极介电层172上方形成覆盖层180及第一阻障层182后，利用第一氢等离子同时处理覆盖层180及第一阻障层182及随后再利用第一氮等离子同时处理以形成图4所示的第二经处理覆盖层180b及第二经处理第一阻障层182b，这是因为第一氮等离子制程是一氮化制程。第一氮等离子制程提供富氮环境，且氮可扩散至氮等离子处理的层中。第二经处理覆盖层180b是指利用氢等离子及氮等离子处理的覆盖层，及第二经处理第一阻障层182b是指利用氢等离子及氮等离子处理的阻障层。因此，第二经处理第一阻障层层182b亦为缺氧的。随后在第二经处理第一阻障层182b上方形成栅极层190。在一些实施例中，在具有含氮气体或具有稀释含氮气体的环境中产生第一氮等离子。在一些实施例中，第一氮等离子制程类似于上文在图2中所描述的氮等离子制程。栅极介电层172、第二经处理覆盖层180b、第二经处理第一阻障层182b及栅极层190形成栅极堆叠。在一些实施例中，栅极堆叠是HKMG堆叠。进一步地，可进一步图案化图4所示的蚀刻阻挡层160、层间介电层170、栅极介电层172、第二经处理覆盖层180b、第二经处理第一阻障层182b及栅极层190以形成半导体装置，诸如图1G所描述的CMOS装置。

在另一实施例中，可利用氢等离子及氮等离子分别处理图3A所示的覆盖层180及第一阻障层182。举例而言，在图1E所示的栅极介电层172上方形成覆盖层180后，利用第一氢等离子及第一氮等离子处理覆盖层180以形成图4所示的第二经处理覆盖层180b。接着，在第二经处理覆盖层180b上方形成第一阻障层，并随后利用第二氢等离子及第二氮等离子处理第一阻障层以在第二经处理覆盖层180b上方形成第二经处理第一阻障层182b，从而形成图4所示的整体结构。在一些实施例中，第二氮等离子制程类似于上文在图2中所描述的第一氮等离子制程。

图5A至图5B是根据本揭示案的一些实施例的制造半导体装置中的栅极结构的方法的各阶段的横截面视图。参看图5A，在覆盖层180上方形成第一阻障层182及随后在第一阻障层182上方形成第二阻障层184。可通过原子层沉积(ALD)、化学气相沉积(CVD)、低压化学气相沉积(LPCVD)或单层沉积(MLD)独立地形成第一阻障层182及第二阻障层184。第一阻障层182可由任何合适的材料制成。材料的实例包括但不限于TiN、TaN、AlN、SiN、TiC、TaC、AlC或上述的组合。第二阻障层184可由任何合适的材料制成。材料的实例包括但不限于Mo、Ru、Ti、Os、Re、Rh、Ir、Pt、Ta、In、Cd、Ag、Al、Nb、上述金属的氮化物、上述金属的碳化物、TiN、TaN、AlN、TiC、TaC、AlC、Mo、Ru、Ti或上述的组合。在一些实施例中，第一阻障层182具有小于约20埃的厚度。第二阻障层184具有小于约50埃的厚度。

在图5A所示的栅极介电层172上方形成覆盖层180、第一阻障层182及第二阻障层184后，利用第一氢等离子同时处理覆盖层180、第一阻障层182及第二阻障层184以形成图5B所示的第一经处理覆盖层180a及第一经处理第一阻障层182a及第一经处理第二阻障层184a。第一经处理第二阻障层184a是指利用氢等离子处理的第二阻障层。接着，在第一经处理第二阻障层184a上方形成栅极层190。栅极介电层172、第一经处理覆盖层180a、第一经处理第一阻障层182a、第一经处理第二阻障层184a及栅极层190形成栅极堆叠。在一些实施例中，栅极堆叠是HKMG堆叠。进一步地，可进一步图案化图5B所示的蚀刻阻挡层160、层间介电层170、栅极介电层172、第一经处理覆盖层180a、第一经处理第一阻障层182a、第一经处理第二阻障层184a及栅极层190以形成半导体装置，诸如图1G所描述的CMOS装置。

因为第一氢等离子能够移除第二阻障层184中的杂质。第一氢等离子可使杂质与第二阻障层184的材料之间的键断裂，及随后第一氢等离子可与杂质化合。因此，杂质(诸如氧)可离开第二阻障层184以使得剩余元素可形成新的键结，如图1E至图1F所描述。因此，可通过第一氢等离子处理修饰及致密化第一经处理第二阻障层184a。因此，第一经处理第二阻障层184a是缺氧第二阻障层。

在另一实施例中，可如图3B所描述利用氢等离子分别处理图5A所示的覆盖层180、第一阻障层182及第二阻障层184以形成图5B所示的整体结构。

图6是根据本揭示案的一些实施例的制造半导体装置中的栅极结构的方法的一个阶段的横截面视图。在图5A所示的栅极介电层172上方形成覆盖层180、第一阻障层182及第二阻障层184后，利用第一氢等离子同时处理覆盖层180、第一阻障层182及第二阻障层184及随后利用第一氮等离子同时处理以形成第二经处理覆盖层180b、第二经处理第一阻障层182b及第二经处理第二阻障层184b。第二经处理第二阻障层184b是指利用氢等离子及氮等离子处理的第二阻障层。因此，第二经处理第二阻障层184b亦为缺氧的。随后在第二经处理第二阻障层184b上方形成栅极层190。栅极介电层172、第二经处理覆盖层180b、第二经处理第一阻障层182b、第二经处理第二阻障层184b及栅极层190形成栅极堆叠。在一些实施例中，栅极堆叠是HKMG堆叠。此外，可进一步图案化图6所示的层间介电层170、栅极介电层172、第二经处理覆盖层180b、第二经处理第一阻障层182b、第二经处理第二阻障层184b及栅极层190以形成半导体装置，如图1G所描述。

在另一实施例中，可如图4所描述利用氢等离子及氮等离子分别处理图5A所示的覆盖层180、第一阻障层182及第二阻障层184以形成图6所示的整体结构。

图1A至图6分别描述利用氢等离子及/或氮等离子处理这些覆盖层及/或这些阻障层。换言之，本揭示案亦提供一种修饰半导体装置中的覆盖层及阻障层的方法。

在一些实施例中，半导体装置可包括具有覆盖层及/或阻障层的半导体结构且这些半导体结构包括栅极结构或互连结构。通常，互连结构包括通孔或触点，且通孔与触点两者皆包括覆盖层及/或阻障层。因此，本揭示案的修饰半导体装置中的覆盖层的方法亦可用于中段制程(middle end of line；MEOL)或后段制程(back end of line；BEOL)。举例而言，在通孔或触点的制造制程期间，在通孔或触点内形成覆盖层及/或阻障层。随后，在接收覆盖层及/或阻障层下方的下层结构后，可利用图1A至图6所描述的氢等离子及/或氮等离子处理覆盖层及/或阻障层。下层结构包括但不限于介电层、互连层或金属层。

上文论述的本揭示案的实施例具有优于现有方法及半导体装置的优势。由于氢等离子是非常强的还原剂，氢等离子能够移除覆盖层及阻障层中的杂质(诸如氧)。氢等离子可使杂质与覆盖层的材料之间的键及杂质与阻障层的材料之间的键断裂。接着，氢等离子与杂质结合。因此，杂质可离开覆盖层及阻障层以使得剩余元素可形成新的键结。换言之，可通过氢等离子处理修饰及致密化氢等离子处理的覆盖层及氢等离子处理的阻障层。总结来说，氢等离子处理可提供有效方式来形成高品质的半导体装置。此外，本揭示案的氢等离子的环境温度比传统高温退火制程低得多，以使得经处理覆盖层及经处理阻障层可满足低热预算需求。

此外，在利用氢等离子处理覆盖层及阻障层后，可利用氮等离子进一步处理覆盖层及阻障层。氮等离子提供富氮环境，氮可扩散至氮等离子处理的层中。因此，可进一步增强这些氮等离子处理的层的品质。

本揭示案提供栅极结构、制造栅极结构的方法及修饰半导体结构中的覆盖层的方法，此有益于减少热预算及获得具有高品质的这些覆盖层及这些阻障层。因此，可改良半导体装置的效能。

根据本揭示案的一些实施例，制造半导体装置中的栅极结构的方法包括在基板上方形成栅极介电层。在栅极介电层上方形成覆盖层。利用第一氢等离子处理覆盖层以形成第一经处理覆盖层。在第一经处理覆盖层上方形成栅电极。

在一实施方式中，进一步包含以一氮等离子处理第一经处理覆盖层。

在一实施方式中，氮等离子是通过包含NH₃、N₂或两者的含氮气体产生。

在一实施方式中，第一氮等离子具有处于自250W至2000W范围内的功率。

在一实施方式中，进一步包含一稀释气体于第一氢等离子中。

在一实施方式中，进一步包含形成一第一阻障层于覆盖层上，并且以第一氢等离子处理第一阻障层以形成第一经处理第一阻障层。

在一实施方式中，进一步包含以一第一氮等离子处理第一经处理第一阻障层。

在一实施方式中，进一步包含形成一第一阻障层于第一经处理覆盖层上，并且以一第二氢等离子处理第一阻障层以形成第一经处理第一阻障层。

在一实施方式中，进一步包含以一氮等离子处理第一经处理第一阻障层。

根据本揭示案的一些实施例，修饰半导体结构中的覆盖层的方法包括接收下层结构。在下层结构上方形成覆盖层。利用第一氢等离子处理覆盖层以形成第一经处理覆盖层。

在一实施方式中，进一步包含以一第一氮等离子处理第一经处理覆盖层。

在一实施方式中，进一步包含一稀释气体于第一氢等离子中。

在一实施方式中，进一步包含形成一第一阻障层于覆盖层上，并且以第一氢等离子处理第一阻障层以形成第一经处理第一阻障层。

在一实施方式中，进一步包含以一第一氮等离子处理第一经处理第一阻障层。

在一实施方式中，进一步包含形成一第一阻障层于第一经处理覆盖层上，并且以一第二氢等离子处理第一阻障层以形成第一经处理第一阻障层。

在一实施方式中，进一步包含以一氮等离子处理第一经处理第一阻障层。

根据本揭示案的一些实施例，栅极结构包括基板、栅极介电层、缺氧覆盖层及栅电极。栅极介电层位于基板上方。缺氧覆盖层位于栅极介电层上方。栅电极位于缺氧覆盖层上方。

在一实施方式中，进一步包含一缺氧第一阻障层于缺氧覆盖层上方。

在一实施方式中，进一步包含一缺氧第二阻障层于缺氧第一阻障层上方。

在一实施方式中，进一步包含一缺氧第一阻障层于缺氧覆盖层与栅电极之间。

前文概述了数个实施例的特征，使得熟悉此项技艺者可更好地理解本揭示案的态样。熟悉此项技艺者应了解，可易于使用本揭示案作为设计或修改其他制程及结构的基础以便实施本文所介绍的实施例的相同目的及/或实现相同优势。熟悉此项技艺者亦应认识到，此类等效结构并未脱离本揭示案的精神及范畴，并且可在不脱离本揭示案的精神及范畴的情况下在本文中实施各种变化、取代及修改。