一种半导体器件及其制备方法与流程

本发明实施例涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。

背景技术：

氮化物半导体材料，例如氮化镓(GaN)，具有禁带宽度大、临界击穿电场强度高、电子迁移率高、电子饱和速度高、导热性能好、抗辐射和化学稳定性好等优点，因此可以应用在高功率和高温领域。采用氮化物半导体材料制备的氮化物半导体器件具有高反向电压和低导通电阻，适用于作为高功率半导体器件应用。

常用的氮化物半导体材料为氮化镓铝(AlGaN)和氮化镓(GaN)，AlGaN和GaN异质结之间会发生极化效应，进而产生平面结构的二维电子气。基于二维电子气的平面结构，现有的高功率GaN半导体器件主要分为横向结构器件和垂直向结构器件。

图1为现有技术中垂直GaN半导体器件的结构示意图，如图1所示，垂直GaN半导体器件包括重掺杂N型GaN衬底101、轻掺杂N型GaN漂移层102、P型GaN电流阻挡层103、欧姆接触层104、GaN沟道层106、AlGaN势垒层107、源极105、栅极108和漏极109，其中，沟道层106和势垒层107之间产生二维电子气。现有技术中在垂直向GaN半导体器件的制备过程中，在欧姆接触层104、P型GaN电流阻挡层103以及轻掺杂N型GaN漂移层102中形成凹槽结构时，凹槽底部在刻蚀之后会暴露在空气中，易在界面处生成氧化层，引入界面缺陷，对二维电子气有陷阱作用，引发电流崩塌效应，造成垂直向GaN半导体器件导通电阻高、动态特性差。

技术实现要素：

有鉴于此，本发明实施例提供一种半导体器件及其制作方法，以解决现有技术中氮化物半导体器件导通电阻高、动态特性差的技术问题。

第一方面，本发明实施例提供了一种半导体器件的制备方法，包括：

提供一衬底，并在所述衬底上依次形成漂移层、电流阻挡层和欧姆接触层的叠层结构；

在所述欧姆接触层上形成掩膜层；

刻蚀所述掩膜层形成窗口，所述窗口的底部露出所述欧姆接触层；

通过所述窗口刻蚀所述欧姆接触层、所述电流阻挡层和所述漂移层，形成凹槽结构，所述凹槽结构的底部终止于所述漂移层；

在所述凹槽结构内依次形成沟道层、势垒层和钝化层的叠层结构，其中，所述掩膜层、所述凹槽、所述沟道层、所述势垒层与所述钝化层在同一腔室中形成，且形成过程中不接触外界空气。

可选的，所述腔室为金属有机化合物化学气相淀积腔室。

可选的，所述在所述欧姆接触层上形成掩膜层，包括：

采用金属有机化合物化学气相淀积的方式在所述欧姆接触层上沉积掩膜层，且沉积过程中不把所述欧姆接触层暴露在空气中。

可选的，所述通过所述窗口刻蚀所述欧姆接触层、所述电流阻挡层和所述漂移层，形成凹槽结构，包括：

在所述金属有机化合物化学气相淀积腔室内通入气体，刻蚀所述掩膜层形成窗口。

可选的，所述气体包括氢气、氯气和氨气中的至少一种。

可选的，所述凹槽结构的形状包括倒梯形、U形和V形中的一种。

可选的，所述在所述凹槽结构内依次形成沟道层、势垒层和钝化层的叠层结构之后，还包括：

在所述钝化层上形成栅极结构；

在所述欧姆接触层上形成至少一个源极结构，所述源极结构与所述欧姆接触层形成欧姆接触；

在所述衬底下方形成漏极结构。

可选的，所述提供一衬底，并在所述衬底上依次形成漂移层、电流阻挡层和欧姆接触层的叠层结构，包括：

在所述衬底上沉积所述漂移层；

在所述漂移层上沉积所述电流阻挡层；

在所述电流阻挡层上沉积所述欧姆接触层。

可选的，所述在所述凹槽结构内依次形成沟道层、势垒层和钝化层的叠层结构，包括：

在所述凹槽结构内生长所述沟道层；

在所述沟道层上生长所述势垒层；

在所述势垒层上生长所述钝化层。

第二方面，本发明实施例还提供了一种半导体器件，包括：

衬底；

位于所述衬底上方的漂移层、电流阻挡层和欧姆接触层的叠层结构；

位于所述欧姆接触层上方的掩膜层，所述掩膜层、所述欧姆接触层、所述电流阻挡层和所述漂移层中形成有凹槽结构，所述凹槽结构的底部终止于所述漂移层；

位于所述凹槽结构上方的沟道层、势垒层和钝化层的叠层结构。

可选的，所述半导体器件还包括：

位于所述钝化层上方的栅极结构。

位于所述欧姆接触层上的至少一个源极结构，所述源极结构与所述欧姆接触层形成欧姆接触；

位于所述衬底下方的漏极结构。

本发明实施例提供的半导体器件及其制备方法，在衬底材料上依次形成漂移层、电流阻挡层和欧姆接触层的叠层结构，并在欧姆接触层上形成掩膜层，通过刻蚀掩膜层形成窗口，窗口的底部露出欧姆接触层，通过窗口刻蚀欧姆接触层、电流阻挡层和漂移层，形成凹槽结构，保证凹槽结构的底部终止于漂移层，最后在凹槽结构内依次形成沟道层、势垒层和钝化层的叠层结构，其中，掩膜层、凹槽、沟道层、势垒层与钝化层在同一腔室中形成，且形成过程中不接触外界空气。采用上述技术方案，保证掩膜层、凹槽、沟道层、势垒层与钝化层在同一腔室中形成，半导体器件在形成过程中不会暴露在空气中，避免因晶圆暴露在空气中而在凹槽结构的底部刻蚀界面处引入氧化层的技术问题，降低半导体器件导通电阻，保证半导体器件动态特性良好，可以解决现有技术中氮化物半导体器件导通电阻高、动态特性差的技术问题。

附图说明

为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。

图1为现有技术中垂直GaN半导体器件的结构示意图；

图2为本发明实施例提供的一种半导体器件的制备方法的流程示意图；

图3为本发明实施例提供的一种在衬底上形成漂移层、电流阻挡层和欧姆接触层的叠层结构的剖面示意图；

图4为本发明实施例提供的一种在欧姆接触层上形成掩膜层的剖面示意图；

图5为本发明实施例提供的一种刻蚀掩膜层形成窗口的剖面示意图；

图6为本发明实施例提供的一种通过窗口刻蚀欧姆接触层、电流阻挡层和漂移层，形成凹槽结构的剖面示意图；

图7为本发明实施例提供的一种在凹槽结构内依次形成沟道层、势垒层和钝化层的叠层结构的剖面示意图；

图8为本发明实施例提供的一种形成栅极结构、源极结构和漏极结构的剖面示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。

实施例

图2为本发明实施例提供的一种半导体器件的制备方法的流程示意图，本发明实施例提供一种半导体器件的制备方法。请参阅图2，本发明实施例提供的半导体器件的制备方法可以包括以下步骤：

S210、提供一衬底，并在所述衬底上依次形成漂移层、电流阻挡层和欧姆接触层的叠层结构。

示例性的，图3为本发明实施例提供的一种在衬底上形成漂移层、电流阻挡层和欧姆接触层的叠层结构的剖面示意图，如图3所示，在本实施例中可选衬底301是重掺杂的N型GaN半导体层，还可选衬底为其他重掺杂半导体材料，在本发明中不对衬底的材料进行具体限制。可选的，制备过程中，衬底301的温度可以为700℃-1200℃。

在衬底301上依次形成漂移层302、电流阻挡层303和欧姆接触层304的叠层结构，可以包括：

在衬底301上沉积漂移层302；

在漂移层302上沉积电流阻挡层303；

在电流阻挡层303上沉积欧姆接触层304。

具体的，在衬底301上沉积漂移层302，可以是采用有机化学气相沉积法或者分子束外延沉积漂移层302，漂移层302位于衬底301上，本实施例中可选漂移层302是轻掺杂的N型GaN半导体层，还可选漂移层302为其他轻掺杂半导体材料，在本发明实施例中不对漂移层302的材料和形成工艺进行具体限制。

在漂移层302上沉积电流阻挡层303，可以是采用有机化学气相沉积法或者分子束外延沉积电流阻挡层303，电流阻挡层303位于漂移层302上，在本实施例中可选电流阻挡层303可以是P型轻掺杂GaN半导体层，或者N型轻掺杂GaN半导体层，具体可通过掺杂Mg并经过高温快速退火（Rapid Thermal Annealing，RTA)）的方式形成P-GaN电流阻挡层303，还可选通过掺杂其他离子的方式形成电流阻挡303，以及电流阻挡层303可选为其他P型半导体材料，在本发明实施例中不对电流阻挡层303的掺杂离子和材料进行具体限制。

在电流阻挡层303上沉积欧姆接触层304，可以采用有机化学气相沉积法或者分子束外延沉积欧姆金属接触层304，欧姆接触层304位于电流阻挡层303上，在本实施例中可选欧姆接触层304是重掺杂的N型GaN半导体层，还可选欧姆接触层304为其他重掺杂半导体材料，在本发明实施例中不对欧姆接触层的材料进行具体限制。欧姆接触层304的背离电流阻挡层303的一侧上具有指定源极区域和指定栅极区域，指定源极区域为后续会形成源极结构的欧姆接触层304区域，指定栅极区域为后续会形成栅极结构的欧姆接触层304区域。

S220、在所述欧姆接触层上形成掩膜层。

示例性的，图4为本发明实施例提供的一种在欧姆接触层上形成掩膜层的剖面示意图，如图4所示，在欧姆接触层304上形成掩膜层305，具体可以是在沉积完欧姆接触层304后，采用金属有机化合物化学气相淀积（Metal-organic Chemical Vapor Deposition，MOCVD）的方式在欧姆接触层304上沉积掩膜层305，具体可以是采用MOCVD的方式原位沉积一层掩膜层305，掩膜层305的材料可以是氮化硅（SiN）。可选的，掩膜层305的形成可以是在MOCVD生长腔室内完成的。

S230、刻蚀所述掩膜层形成窗口，所述窗口的底部露出所述欧姆接触层。

示例性的，图5为本发明实施例提供的一种刻蚀掩膜层形成窗口的剖面示意图，如图5所示，不把晶圆拿出MOCVD生长腔室，在MOCVD生长腔室内对掩模层305进行刻蚀，在掩膜层305上通过刻蚀形成窗口，窗口的底部露出欧姆接触层304。

S240、通过所述窗口刻蚀所述欧姆接触层、所述电流阻挡层和所述漂移层，形成凹槽结构，所述凹槽结构的底部终止于所述漂移层。

示例性的，图6为本发明实施例提供的一种通过窗口刻蚀欧姆接触层、电流阻挡层和漂移层，形成凹槽结构的剖面示意图，如图6所示，以倒梯形形状的凹槽结构进行说明。通过所述窗口刻蚀欧姆接触层304，电子阻挡层303和漂移层302形成凹槽结构306，凹槽结构306的底部终止于漂移层302。在凹槽结构306的刻蚀过程中，在MOCVD生长腔室里通入气体，可以采用MOCVD方式，刻蚀欧姆接触层304、电流阻挡层303和漂移层302，形成凹槽结构306，保证凹槽结构306在刻蚀过程中不接触外界气氛，避免外界气氛对凹槽结构306的腐蚀氧化作用。可选的，所述气体可以包括氢气、氯气和氨气中的至少一种，所述气体可以为单一气体，例如氢气，也可以为混合气体，例如氢气和氯气的混合气体。本步骤中，刻蚀欧姆接触层304，电子阻挡层303和漂移层302形成凹槽结构306时，可采用干法刻蚀的工艺进行选择性开口刻蚀以形成凹槽结构306，还可选其他刻蚀法腐蚀的工艺形成凹槽结构306，如采用湿法腐蚀工艺，在本发明中不对形成凹槽的工艺进行具体限制，例如，可以采用反应离子刻蚀（Reactive Ion Etching，RIE）、感应耦合等离子体刻蚀（Induction Coupling Plasma，ICP）或者MOCVD刻蚀方式。可选的，所述凹槽结构306的形状可以包括倒梯形、U形和V形中的一种，在本发明中凹槽结构306的形状包括但不限于上述形状，在本发明中不对凹槽结构306的形状进行具体限制。

综上，在半导体器件的制备过程中，凹槽结构的形成过程中不接触空气气氛，本发明实施例提供的半导体器件的制备方法中，不会把晶圆暴露在空气中，因此不会在凹槽结构的底部刻蚀界面处引入氧化层，进而可以避免因氧化层的存在可能引入的各种器件缺陷，例如电流崩塌效应或者增加漏电，采用上述制备方法，可以降低半导体器件的导通电阻。

S250、在所述凹槽结构内依次形成沟道层、势垒层和钝化层的叠层结构，其中，所述掩膜层、所述凹槽、所述沟道层、所述势垒层与所述钝化层同一腔室中形成，且形成过程中不接触外界空气。

示例性的，图7为本发明实施例提供的一种在凹槽结构内依次形成沟道层、势垒层和钝化层的叠层结构的剖面示意图，如图7所示，在完成刻蚀凹槽结构306之后，不把圆片拿出腔室，立即在凹槽结构306内依次形成沟道层307、势垒层308和钝化层309的叠层结构，并且掩膜层305、凹槽结构306、沟道层307、势垒层308与钝化层309在同一腔室中形成，所述腔室可以为MOCVD腔室，在形成过程中不接触外界空气。

在凹槽结构306内依次形成沟道层307、势垒层308和钝化层309的叠层结构，可以包括：

在凹槽结构306内生长沟道层307；

在沟道层307上生长势垒层308；

在势垒层308上生长钝化层309。

具体的，在凹槽结构306上原位生成沟道层307，沟道层307的材料可以为GaN或者其他半导体材料，例如InAlN，这里优选为GaN。在沟道层307上原位生长势垒层308，势垒层308的材料可以为AlGaN或其他半导体材料，例如InAlN，这里优选为AlGaN。进一步的，沟道层307和势垒层308组成半导体异质结结构，在沟道层307和势垒层308的界面处形成高浓度二维电子气。在势垒层308上原位生长钝化层309，钝化层309的材料可以为SiN，还可以为其他材料，这里对钝化层的材料选择不进行限定。

综上，在完成刻蚀凹槽结构之后，即刻在同一腔室中形成沟道层、势垒层和钝化层，各层之间的界面质量较高，缺陷及界面密度小，可以大大降低各层之间的生长界面处点缺陷和位错密度，减小了界面缺陷对沟道层和势垒层之间二维电子气的陷阱作用，减小了电流崩塌效应，降低半导体器件的阈值电压漂移现象，降低了器件的导通电阻，提升器件动态特性。

本发明实施例提供的半导体器件的制备方法，在凹槽结构306内依次形成沟道层307、势垒层308和钝化层309的叠层结构之后，还包括制备栅极结构310、源极结构311和漏极结构312，具体为：

在钝化层309上形成栅极结构310；

在欧姆接触层304上形成至少一个源极结构311，源极结构311与欧姆接触层304形成欧姆接触；

在衬底301下方形成漏极结构312。

示例性的，图8为本发明实施例提供的一种形成栅极结构、源极结构、漏极结构的剖面示意图，如图8所示，在钝化层309上的凹槽中形成栅极结构310，在本实施例中可选采用电子束蒸发工艺在凹槽结构306上依次蒸镀镍（Ni）、金（Au）和钛（Ti）等金属的任何组合以形成栅极结构310，还可选采用其他金属组合和其他工艺形成栅极结构310，在本发明中不对栅极结构310的材料和工艺进行具体限制。至少一个源极结构311位于欧姆接触层301表面的指定源极区域，源极结构311和欧姆接触层304之间形成欧姆接触。在本实施例中可选采用真空蒸发工艺在沟道层欧姆接触层304表面的指定源极区域依次蒸渡Ti、铝（Al）、Ni、Au等金属的任何组合并进行RTA以形成与欧姆接触层304欧姆接触的源极结构311，还可选采用其他金属组合和其他工艺形成源极结构311，在本发明中不对源极结构311的材料和工艺进行具体限制。漏极结构312位于衬底301的背离漂移层302的一面，在本实施例中可选漏极结构312的材料为合金，且漏极结构312与衬底301之间形成欧姆接触，在本发明中不对漏极结构312的金属组合材料和形成工艺进行具体限制。

本发明实施例提供的半导体器件的制备方法，在衬底材料上依次形成漂移层、电流阻挡层和欧姆接触层，在欧姆接触层上形成掩膜层，通过刻蚀掩膜层形成窗口，窗口的底部露出欧姆接触层，通过窗口刻蚀欧姆接触层、电流阻挡层和漂移层，形成凹槽结构，保证凹槽结构的底部终止于漂移层，最后在凹槽结构内依次形成沟道层、势垒层和钝化层的叠层结构，其中，掩膜层、沟道层、势垒层、钝化层与欧姆接触层在同一腔室中形成。采用上述技术方案，保证掩膜层、沟道层、势垒层、钝化层与欧姆接触层在同一腔室中形成，凹槽结构的刻蚀过程中不接触外界气氛，半导体器件在形成过程中不会暴露在空气中，避免因晶圆暴露在空气中而在凹槽结构的底部刻蚀界面处引入氧化层的技术问题，降低半导体器件导通电阻，并且在完成刻蚀凹槽结构之后，即刻在同一腔室中形成沟道层、势垒层和钝化层，各层之间的界面质量较高，缺陷及界面密度小，保证半导体器件动态特性良好，可以解决现有技术中氮化物半导体器件导通电阻高、动态特性差的技术问题。

本发明实施例还提供的一种半导体器件，同样可以参考图8，本发明实施例提供的半导体器件可以包括：

衬底301；

位于衬底上方的漂移层302、电流阻挡层303和欧姆接触层304的叠层结构；

位于欧姆接触层304上方的掩膜层305，掩膜层305、欧姆接触层304、电流阻挡层303和漂移层302中形成有凹槽结构306，凹槽结构306的底部终止于漂移层302；

位于凹槽结构306上方的沟道层307、势垒层308和钝化层309的叠层结构。

进一步的，所述半导体器件还可以包括：

位于钝化层309上方的栅极结构310。

位于欧姆接触层304上的至少一个源极结构311，源极结构311与欧姆接触层304形成欧姆接触；

位于衬底301下方的漏极结构312。

可选的，本发明实施例提供的半导体器件可以采用本发明实施例提供的半导体器件的制备方法制备得到，本发明实施例提供的半导体器件导通电阻较低，动态特性良好。

以上虽然通过一些示例性的实施例对本发明的半导体器件结构以及用于制造半导体器件结构的方法进行了详细的描述，但是以上这些实施例并不是穷举的，本领域技术人员可以在本发明的精神和范围内实现各种变化和修改。因此，本发明并不限于这些实施例，本发明的范围仅以所附权利要求书为准。例如本专利也可以用于其他半导体器件结构中，如Si器件，GaAs器件，SiC器件等，本发明对此没有任何限制。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。