像素结构及其制作方法与流程

本发明关于一种像素结构及其制作方法，尤指一种具有高解析度的像素结构及其制作方法。

背景技术：

随着显示科技的进步，市场上对于显示面板具有高画质的需求日益渐增。然而，为了制作出高解析度的显示面板，每一像素区所占的面积需越小越好，但目前受限于制程能力，电极与导线的宽度以及彼此之间的间距无法进一步缩短，使得像素区所占的面积不易缩小，进而限制了显示面板的解析度。有鉴于此，如何在有限的制程能力下有效地缩小每一像素区所占的面积，确实是产业界亟待解决的一项课题。

技术实现要素：

本发明的目的之一在于提供一种可以突破制程极限的高解析度的像素结构及其制作方法。

本发明的一实施例提供一种像素结构设置于基板上并包括图案化半导体层、栅极绝缘层、第一金属层、第一绝缘层、第二金属层、第二绝缘层、第三金属层、第三绝缘层以及像素电极。图案化半导体层设置于基板上，而栅极绝缘层设置于图案化半导体层上。第一金属层设置于栅极绝缘层上，其中第一金属层具有至少一栅极线及至少一栅极，且栅极与栅极线电性连接。第一绝缘层设置于第一金属层上。第二金属层设置于第一绝缘层上，其中第二金属层具有至少一第一资料线、至少一源极及至少一第一漏极，其中第一资料线与源极电性连接，第一资料线与第一漏极电性分离，且第一漏极在第一方向上与第一资料线之间具有第一距离D1。第二绝缘层设置于第二金属层上，其中第二绝缘层至少具有一图案化开口对应第一漏极设置，且图案化开口的面积实质上大于第一漏极的面积。第三金属层具有至少一第二漏极与第一漏极电性连接，第二漏极对应图案化开口设置于第一漏极上，且第二漏极在第一方向上与第一资料线之间具有第二距离D2，且第二距离D2实质上小于第一距离D1。第三绝缘层设置于第三金属层上，以及像素电极设置于第三绝缘层上，且像素电极与第二漏极电性连接。

本发明的另一实施例提供一种像素结构设置于基板上并包括图案化半导体层、栅极绝缘层、第一金属层、第一绝缘层、第二金属层、第二绝缘层、第三金属层、第三绝缘层以及像素电极。图案化半导体层设置于基板上，栅极绝缘层设置于图案化半导体层上，以及第一金属层设置于栅极绝缘层上，其中第一金属层具有至少一栅极线及至少一栅极，且栅极与栅极线电性连接。第一绝缘层设置于第一金属层上，第二金属层设置于第一绝缘层上，其中第二金属层具有至少一漏极、至少一第一源极与至少一第二源极，其中第一源极及第二源极在第一方向上互相并排设置，且第一源极及第二源极在第一方向上具有第一距离D1。第二绝缘层设置于第二金属层及第一绝缘层上，其中第二绝缘层具有多个图案化开口，且图案化开口分别对应第一源极及第二源极设置。第三金属层设置于第二金属层、第二绝缘层及第一绝缘层上并对应图案化开口设置，且第三金属层具有至少一第一资料线、至少一第二资料线、至少一第三源极及至少一第四源极，其中第一资料线及第二资料线在第一方向上分别对应图案化开口设置，并互相平行设置于第一绝缘层上，第三源极及第四源极对应图案化开口分别设置于第一源极及第二源极上，且第三源极在第一方向上与第四源极之间具有第二距离D2，且第一距离D1实质上大于第二距离D2。第三绝缘层设置于第三金属层上，以及像素电极设置于第三绝缘层上，且像素电极与漏极电性连接。

附图说明

图1为本发明像素结构的第一实施例的俯视示意图。

图2为图1所示像素结构沿着剖面线A-A’的剖面示意图。

图3为图1所示像素结构沿着剖面线B-B’及C-C’的剖面示意图。

图4与图5为像素结构的第一实施例的制作方法的制程示意图。

图6为本发明像素结构的第二实施例的俯视示意图。

图7为图6所示像素结构沿着剖面线D-D’及E-E’的剖面示意图。

图8为本发明像素结构的第三实施例的俯视示意图。

图9为图8所示像素结构沿着剖面线F-F’及G-G’的剖面示意图。

图10与图11为像素结构的第三实施例的制作方法的制程示意图。

图12为本发明像素结构的第四实施例的俯视示意图。

图13为图12所示像素结构沿着剖面线H-H’及I-I’的剖面示意图。

【符号说明】

1、2 像素结构

100 基板

102 图案化半导体层

104 重掺杂区

106 通道区

108 轻掺杂区

110 栅极绝缘层

112 缓冲层

114 第一金属层

116 栅极线

118 栅极

120 第一绝缘层

122 第二金属层

124 第二绝缘层

126 图案化开口

128 第三金属层

130 第三绝缘层

132 像素电极

134 共通电极

136 第四绝缘层

138 遮蔽金属

140 分支

D 漏极

D1 第一距离

D2 第二距离

Da 第一漏极

Db 第二漏极

DL1 第一资料线

DL2 第二资料线

P 距离差

R 比值

S 源极

Sa 第一源极

Sb 第二源极

Sc 第三源极

Sd 第四源极

V1 第一接触洞

V2 第二接触洞

V3 第三接触洞

W1 第一线宽

W2 第二线宽

X 第一方向

Y 第二方向

Z 垂直投影方向

具体实施方式

为使熟悉本发明所属技术领域的一般技术人员能更进一步了解本发明，下文特列举本发明的较佳实施例，并配合所附图式，详细说明本发明的构成内容及所欲达成的功效。

请参考图1至图3，图1为本发明像素结构的第一实施例的俯视示意图，图2为图1所示像素结构沿着剖面线A-A’的剖面示意图，以及图3为图1所示像素结构沿着剖面线B-B’及C-C’的剖面示意图。为了突显本实施例的像素结构1的特色，图1仅绘出图案化半导体层102、第一金属层114、第二金属层122、第三金属层128以及遮蔽金属138，而图3省略绘示第三绝缘层、像素电极、第四绝缘层及共通电极。如图1至图3所示，本实施例的像素结构1设置于基板100上，像素结构1包括图案化半导体层102、栅极绝缘层110、第一金属层114、第一绝缘层120、第二金属层122、第二绝缘层124、第三金属层128、第三绝缘层130。图案化半导体层102设置于基板100上，本实施例的图案化半导体层102的形状为U字形，且材料为多晶硅，但不以此为限。图案化半导体层102的材料可为其它适合的半导体，例如其它硅基半导体(例如非晶硅、微晶硅)，氧化物半导体(例如氧化铟镓锌(IGZO)或其它适合的氧化物半导体材料)或其它适合的半导体材料。图案化半导体层102包括三个重掺杂区104、两个通道区106及四个轻掺杂区108。通道区106分别位于两个重掺杂区104之间，且轻掺杂区108分别设置于通道区106与重掺杂区104之间。图案化半导体层102的两端各为一重掺杂区104并分别作为漏极掺杂区与源极掺杂区。此外，图案化半导体层102与基板100之间可选择性地设置缓冲层112，其材料包括氧化硅、氮化硅、氮氧化硅或其他绝缘材料，且缓冲层112可为单层结构或复合层结构。

栅极绝缘层110设置于图案化半导体层102上，且第一金属层114设置于栅极绝缘层110上。栅极绝缘层110可包括单层结构或复合层结构，其材料可包括无机绝缘材料例如氧化硅、氮化硅、氮氧化硅、氧化石墨烯、氮化石墨烯、氮氧化石墨烯，或有机绝缘材料(例如：聚酰亚胺(polyimide,PI)、丙烯酸树脂(Acrylic resin)、苯并环丁烯(benzocyclpbutene(BCB)或其它合适的材料)。第一金属层114具有至少一栅极线116及至少一栅极118，且栅极118与栅极线116电性连接。本实施例的栅极线116实质上沿第一方向X延伸，且栅极118与栅极线116直接相连接，本实施例的像素结构1可包括两个栅极118分别与两个通道区106在垂直投影方向Z上重叠，其中垂直投影方向Z例如与基板100的表面垂直的方向。第一金属层114的材料包括钼(Mo)、钛(Ti)或其它金属材料，金属合金例如氮化钼(MoN)、上述材料的组合、或者其它具有低阻值的导电材料。此外，第一金属层114可为单层结构或复合层结构。在其他实施例中，第一金属层114也可用透明的导电材料代替。

第一绝缘层120设置于第一金属层114上，且第二金属层122设置于第一绝缘层120上。第二金属层122具有至少一第一资料线DL1、至少一源极S及至少一第一漏极Da。第一资料线DL1实质上沿第二方向Y延伸，并与栅极线116相交。本实施例的第一方向X与第二方向Y具有90度的夹角，但不以此为限。源极S透过第一绝缘层120中的第一接触洞V1与图案化半导体层102的一端的重掺杂区104连接，而第一漏极Da透过第一绝缘层120中的第二接触洞V2与图案化半导体层102的另一端的重掺杂区104连接。第一资料线DL1与源极S相连接以电性连接，而第一资料线DL1与第一漏极Da则电性分离。第一漏极Da在第一方向X上与第一资料线DL1之间具有第一距离D1。此外，第一漏极Da具有一接触端(contact，例如：第一漏极Da的顶端)覆盖于第二接触洞V2上，且接触端的面积大体上与第二接触洞V2的洞口面积相等，但不以此为限，在变化实施例中，接触端的面积也可大于第二接触洞V2的洞口面积。第一绝缘层120的材料可为有机绝缘材料或无机绝缘材料，且第一绝缘层120可为单层结构或复合层结构，相关材料可选自栅极绝缘层110的材料，在此不再赘述。第二金属层122可为单层结构或复合层结构，相关材料可选自第一金属层114的材料，在此亦不再赘述。

第二绝缘层124设置于第二金属层122上，其中第二绝缘层124至少具有一图案化开口126对应第一漏极Da设置，且图案化开口126的面积实质上大于第一漏极Da的面积。换言之，第二绝缘层124并未覆盖第一漏极Da，但其覆盖第一资料线DL1及源极S。第三金属层128具有第二漏极Db对应图案化开口126设置并设置于第一漏极Da上，其中第二漏极Db覆盖第一漏极Da的顶面以及侧壁，借此使第二漏极Db与第一漏极Da电性连接。换言之，本实施例第三金属层128并未覆盖源极S与第一资料线DL1。本实施例的图案化半导体层102、栅极118、源极S、第一漏极Da与第二漏极Db构成一开关元件。此外，第二漏极Db在第一方向X上与第一资料线DL1之间具有第二距离D2，第二距离D2实质上小于第一距离D1，其中第二距离D2与第一距离D1具有一距离差P，且距离差P大于等于2微米，但不以此为限。再者，第一漏极Da具有第一线宽W1，第二漏极Db具有第二线宽W2，且第二线宽W2实质上大于第一线宽W1。在本实施例中，第二线宽W2与第一线宽W1具有比值R(例如：R＝(W2/W1))，且比值R满足3≧R≧1.5。此外，第二绝缘层124的材料可为有机绝缘材料或无机绝缘材料，且第二绝缘层124可为单层结构或复合层结构，相关材料可选自栅极绝缘层110的材料，在此不再赘述。第三金属层128可为单层结构或复合层结构，相关材料可选自第一金属层114的材料，在此亦不再赘述。

如图2所示，第三绝缘层130设置于第三金属层128上，而像素电极132设置于第三绝缘层130上。本实施例的像素结构1另包括共通电极134与第四绝缘层136，共通电极134设置于第三绝缘层130上，像素电极132设置于第四绝缘层136上，且第四绝缘层136设置于共通电极134与像素电极132之间，但不以此为限。本实施例的像素电极132透过第三绝缘层130及第四绝缘层136中的第三接触洞V3而与第二漏极Db电性连接，进而使得像素电极132与开关元件电性连接。第三绝缘层130与第四绝缘层136的材料可为有机绝缘材料或无机绝缘材料，且第三绝缘层130与第四绝缘层136可为单层结构或复合层结构，相关材料可选自栅极绝缘层110的材料，在此不再赘述。像素电极132与共通电极134的材料可包括透明导电材料，例如:氧化铟锡(ITO)、氧化铟锌(IZO)、石墨烯等。在变化实施例中，像素电极132与共通电极134的上、下层设置关系可互相调换。此外，本实施例的像素结构1另包括遮蔽金属138设置于基板100与缓冲层112之间，遮蔽金属138可为沿第一方向X延伸的金属线段，并在垂直投影方向Z上与图案化半导体层102的通道区106与轻掺杂区108重叠，以避免通道区106与轻掺杂区108受到照光而影响效能。

请参考图4与图5，其为本发明像素结构的第一实施例的制作方法的制程示意图，且图4与图5的剖面位置对应于图3。如图4所示，首先提供基板100，并于基板100上选择性地形成遮蔽金属138(未示于图4与图5)与缓冲层112。接着于缓冲层112上全面形成半导体材料层，并通过图案化制程(例如光刻暨蚀刻制程)形成图案化半导体层102。之后，可另通过如掺杂制程或离子布植制程于图案化半导体层102中分别形成通道区106(仅示于图2)、轻掺杂区108(仅示于图2)及重掺杂区104。接着，于图案化半导体层102上形成栅极绝缘层110。此外，于栅极绝缘层110上形成第一金属层114(仅示于图2)，第一金属层114可例如由光刻暨蚀刻制程以形成栅极线116与栅极118。接着，于栅极绝缘层110上形成第一绝缘层120，并例如通过光刻暨蚀刻制程于第一绝缘层120中形成第一接触洞V1与第二接触洞V2，分别暴露出重掺杂区104的部分顶面。然后，于第一绝缘层120上形成第二金属层122。第二金属层122可例如以光刻暨蚀刻制程形成源极S、第一资料线DL1与第一漏极Da，其中第二金属层122填入第一接触洞V1中与重掺杂区104接触以形成源极S，且第二金属层122另填入第二接触洞V2中与另一重掺杂区104接触以形成第一漏极Da，本实施例的源极S的面积大于第一接触洞V1的开口面积，亦大于第一漏极Da的面积。

如图5所示，接着于第二金属层122与第一绝缘层120上形成第二绝缘层124，并可通过如光刻暨蚀刻制程于第二绝缘层124中形成图案化开口126，其中图案化开口126仅对应第一漏极Da的位置形成，且图案化开口126的面积大于第一漏极Da的面积，使得第一漏极Da的一端可被图案化开口126暴露。请参考图3，接着形成第三金属层128，其可填入图案化开口126并通过如光刻暨蚀刻制程以形成第二漏极Db，其中第二漏极Db覆盖第一漏极Da。此外，请另参考图2，在制作完第二漏极Db之后，可于第三金属层128上依序形成第三绝缘层130、共通电极134、第四绝缘层136与像素电极132，其中可通过如光刻暨蚀刻制程于第三绝缘层130与第四绝缘层136中形成第三接触洞V3，并使像素电极132填入第三接触洞V3中而与第二漏极Db连接。

根据本实施例，像素结构1具有第一漏极Da与第二漏极Db，其中第一漏极Da与第一资料线DL1皆为第二金属层122，并可通过同一道制程一并制作，而第一漏极Da与第二漏极Db由不同金属层所构成，并且由不同制程分别制作。借此，第二漏极Db与第一资料线DL1可分开制作，避免受到制程能力的极限而限制第二漏极Db与第一资料线DL1之间的最小距离，进而能缩小像素区的面积并提升显示面板的解析度。

本发明的像素结构并不以上述实施例为限。下文将依序介绍本发明的其它实施例的像素结构，且为了便于比较各实施例的相异处并简化说明，在下文的各实施例中使用相同的符号标注相同的元件，且主要针对各实施例的相异处进行说明，而不再对重复部分进行赘述。

请参考图6与图7，图6为本发明像素结构的第二实施例的俯视示意图，而图7为图6所示像素结构沿着剖面线D-D’及E-E’的剖面示意图。如图6与图7所示，本实施例与第一实施例不同的地方在于，图案化半导体层102的形状为L字形，且图案化半导体层102的两端在第二方向Y上分别位于栅极线116的两侧，亦即作为漏极掺杂区与源极掺杂区的两个重掺杂区104分别位于栅极线116的两侧。换言之，本实施例的源极S与第一漏极Da及第二漏极Db亦位于栅极线116的两侧。本实施例遮蔽金属138的形状也为L字形，并在垂直投影方向Z上与图案化半导体层102部分重叠。此外，本实施例的第一金属层114另包括连接于栅极线116且沿着第二方向Y延伸的分支140，作为本实施例的开关元件的栅极118，其中分支140在第一方向X上设置于第二漏极Db与第一资料线DL1之间。必需说明的是，栅极线116与第一资料线DL1相交，则相交处的栅极线116也作为本实施例的开关元件的栅极118(如图所示)，其下方的图案化半导体层102可参考第一实施例，不再赘述。本实施例各元件的材料、相对位置等其余特征以及制作方法可参考第一实施例，不再赘述。

请参考图8与图9，图8为本发明像素结构的第三实施例的俯视示意图，而图9为图8所示像素结构沿着剖面线F-F’及G-G’的剖面示意图。如图8与图9所示，本实施例的第二金属层122与第三金属层128和第一实施例具有不同的图案，其中第二金属层122具有至少一漏极D、至少一第一源极Sa与至少一第二源极Sb，而第三金属层128具有至少一第三源极Sc及至少一第四源极Sd。其中，漏极D、至少一第一源极Sa与至少一第二源极Sb相互分隔开来，且第三源极Sc及至少一第四源极Sd相互分隔开来。如图8所示，其绘示了沿着第一方向X相邻设置的两个像素区，各像素区的漏极D分别透过第二接触洞V2与对应的图案化半导体层102的重掺杂区104电性连接，右侧像素区的第一源极Sa透过第一接触洞V1与对应的图案化半导体层102的重掺杂区104电性连接，而左侧像素区的第二源极Sb透过另一第一接触洞V1与另一图案化半导体层102的重掺杂区104电性连接。再者，第一源极Sa及第二源极Sb在第一方向X上并排设置，且第一源极Sa及第二源极Sb在第一方向X上具有第一距离D1。此外，第一源极Sa与第二源极Sb分别具有接触端(例如：顶端)覆盖对应的第一接触洞V1，且接触端的面积大体上与第一接触洞V1的洞口面积相等，但不以此为限。

本实施例第二绝缘层124的图案化开口126分别对应第一源极Sa及第二源极Sb设置，且图案化开口126的面积实质上大于第一源极Sa及第二源极Sb的面积。换言之，第二绝缘层124并未覆盖第一源极Sa及第二源极Sb，但其覆盖漏极D。第三金属层128的第三源极Sc及第四源极Sd对应图案化开口126分别设置于第一源极Sa及第二源极Sb上，其中第三源极Sc覆盖第一源极Sa的侧壁与顶面，使得第三源极Sc电性连接于第一源极Sa，而第四源极Sd覆盖第二源极Sb的侧壁与顶面，使得第四源极Sd电性连接于第二源极Sb。第一源极Sa及第二源极Sb具有第一线宽W1，第三源极Sc及第四源极Sd具有第二线宽W2，第二线宽W2实质上大于第一线宽W1，且第二线宽W2与第一线宽W1的比值R(例如：R＝(W1/W2))，且比值R满足3≧R≧1.5。另外，第三源极Sc在第一方向X上与第四源极Sd之间具有第二距离D2，第一距离D1实质上大于第二距离D2，其中第一距离D1与第二距离D2满足D1≦(Q*D2)，且Q≧2。此外，图案化开口126另分别从第一源极Sa及第二源极Sb的位置沿着第二方向Y向外延伸，以定义出资料线设置的位置。第三金属层128另具有至少一第一资料线DL1与至少一第二资料线DL2分属于左、右两个像素区，其中第一资料线DL1及第二资料线DL2在第一方向X上分别对应图案化开口126设置，并互相平行设置于第一绝缘层120上，且第一资料线DL1与第三源极Sc相连接，第二资料线DL2与第四源极Sd相连接，但至少一第一资料线DL1与至少一第二资料线DL2相互分隔开来。换言之，第一源极Sa与第三源极Sc与右侧像素区的第一资料线DL1电性连接，而第二源极Sb与第四源极Sd与左侧像素区的第二资料线DL2电性连接，但不以此为限。

此外，本实施例可如同第一实施例于第三金属层128上设置第三绝缘层130、共通电极134、第四绝缘层136与像素电极132(如图2所示)。由于本实施例并不具有第一漏极与第二漏极，因此像素电极132可透过图2所示的第三绝缘层130与第四绝缘层136中的第三接触洞V3与本实施例的漏极D直接连接。

请参考图10与图11，其为像素结构的第三实施例的制作方法的制程示意图，且图10与图11的剖面位置对应于图9。本实施例的制作方法在形成第二金属层122前的步骤皆与第一实施例相同，在此不再赘述。如图10所示，第二金属层122形成于第一绝缘层120上，第二金属层122可例如由光刻暨蚀刻制程而形成漏极D、第一源极Sa与第二源极Sb，其中第二金属层122填入第二接触洞V2与对应的重掺杂区104接触以形成漏极D，且另填入不同的第一接触洞V1并与对应的重掺杂区104接触以分别形成第一源极Sa与第二源极Sb，其中第一源极Sa与第二源极Sb分别与两相邻图案化半导体层102的重掺杂区104接触。

如图11所示，接着于第二金属层122与第一绝缘层120上形成第二绝缘层124，并可通过如光刻暨蚀刻制程于第二绝缘层124中形成图案化开口126，其中图案化开口126对应形成于第一源极Sa与第二源极Sb的位置，且图案化开口126的面积大于第一源极Sa与第二源极Sb的面积，使得第一源极Sa的一端与第二源极Sb的一端可分别被图案化开口126暴露。此外，图案化开口126另可自第一源极Sa与第二源极Sb的位置向外延伸(例如沿第二方向Y延伸)，以作为后续第一资料线DL1与第二资料线DL2形成的位置。

请参考图9，接着形成第三金属层128，其可填入图案化开口126并通过如光刻暨蚀刻制程以形成第三源极Sc、第四源极Sd、第一资料线DL1与第二资料线DL2。第三源极Sc与第四源极Sd的面积大于第一源极Sa与第二源极Sb的面积，且第三源极Sc与第四源极Sd分别包覆第一源极Sa与第二源极Sb的顶面与侧面。本实施例的第一资料线DL1与第二资料线DL2分别与第三源极Sc与第四源极Sd相连接，且第三源极Sc、第四源极Sd、第一资料线DL1与第二资料线DL2可由同一制程一起制作。此外，本实施例在形成第三金属层128后的制作方法与第一实施例大致相同，并可参考图2，差别仅在于本实施例并不具有第一漏极与第二漏极，而像素电极132填入第三接触洞V3与漏极D连接。

根据本实施例，像素结构2具有第一源极Sa、第二源极Sb、第三源极Sc与第四源极Sd，其中第一源极Sa与第二源极Sb皆为第二金属层122，第三源极Sc与第四源极Sd皆为第三金属层128，且第一源极Sa及第二源极Sb与第三源极Sc及第四源极Sd由不同制程分别制作。通过第一源极Sa及第二源极Sb与第三源极Sc及第四源极Sd分开制作的设计，可以使得相邻并排的源极之间的距离进一步缩小，而第一源极Sa及第二源极Sb可例如一像素区的源极，第三源极Sc及第四源极Sd可例如另一像素区的源极，换言之，本实施例的设计能缩小像素区的面积以及像素区之间的距离，进而提升显示面板的解析度。

请参考图12与图13，图12为本发明像素结构的第四实施例的俯视示意图，而图13为图12所示像素结构沿着剖面线H-H’及I-I’的剖面示意图。如图12与图13所示，本实施例与第三实施例不同的地方在于，图案化半导体层102的形状为L字形，且图案化半导体层102的两端在第二方向Y上分别位于栅极线116的两侧，亦即作为漏极掺杂区与源极掺杂区的两个重掺杂区104分别位于栅极线116的两侧。换言之，本实施例的第一源极Sa、第二源极Sb、第三源极Sc及第四源极Sd位于栅极线116的一侧，而漏极D位于栅极线116的另一侧。本实施例遮蔽金属138的形状也为L字形，并在垂直投影方向Z上与图案化半导体层102部分重叠。此外，本实施例的第一金属层114另包括连接于栅极线116且沿着第二方向Y延伸的分支140，作为本实施例的开关元件的栅极118，其中分支140在第一方向X上设置于漏极D与第一资料线DL1之间。必需说明的是，栅极线116与第一资料线DL1相交，则相交处的栅极线116也作为本实施例的开关元件的栅极118(如图所示)，其下方的图案化半导体层102可参考第三实施例，不再赘述。本实施例各元件的材料、相对位置等其余特征以及制作方法可参考第三实施例，不再赘述。

综上所述，本发明像素结构中的源极或漏极由两不同金属层所构成，因此可通过两道制程制作源极或漏极。当漏极由第一漏极与第二漏极所构成时，第一资料线与第一漏极由相同金属层构成，而第二漏极由不同于第一资料线与第一漏极的另一金属层构成，因此第二漏极与第一资料线由不同制程所形成，此情况下第二漏极与第一资料线之间的距离无需受限于制程极限，因此可进一步缩小两者之间的距离，以缩小像素区整体的面积并提高解析度。此外，当与第一资料线电性连接的第一源极与第三源极由不同金属层构成，而与第二资料线电性连接的第二源极与第四源极亦由不同金属层构成时，由于不同金属层由不同制程所形成，因此可通过第三源极与第四源极进一步缩小两相邻像素区的源极之间的距离，进而可缩小像素区的面积以提高解析度。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。