具有低泄漏电流的无结折叠I形栅场效应晶体管的制作方法

本发明属于超大规模集成电路制造领域，具体涉及一种适用于低功耗集成电路制造的具有低泄漏电流的无结折叠I形栅场效应晶体管结构。

背景技术：

集成电路的基本单元MOSFET根据摩尔定律的要求，尺寸会变得越来越小，随之而来的不仅仅是在制造工艺上的难度加深，各种不良效应也越发的凸显。一方面，尺寸等比例缩小，沟道越来越短，栅极控制能力的减弱使得器件难以正常工作及关断。另一方面，纳米尺度下形成陡峭的PN结合对热处理工艺要求极高。基于多栅技术的FinFETs结构以及无结型场效应晶体管可有效解决上述问题，目前已被广泛应用。基于多栅技术的FinFETs结构虽然增强了栅极对载流子的静电控制能力，并有效的抑制了短沟道效应，然而解决不了栅漏交叠区和源漏交叠区由于隧道效应所产生的隧穿泄漏电流问题。这是由于FinFETs结构并没有解决隧穿泄漏电流会由于栅电极和源电极之间距离的减小而不断增大的问题。因此基于FinFETs结构的器件会随着尺寸的进一步减小而使得器件的静态功耗持续增加。为解决上述问题，需设计出一种在深纳米尺度下既具有良好栅控能力，又具有低泄漏电流特性的场效应晶体管。

技术实现要素：

发明目的

为保证纳米级短沟道栅控场效应晶体管在保证栅控能力的同时显著降低隧穿泄漏电流，本发明提供一种具有低泄漏电流的无结折叠I形栅场效应晶体管。

技术方案

本发明是通过以下技术方案来实现的：

一种具有低泄漏电流的无结折叠I形栅场效应晶体管，包括SOI晶圆的硅衬底，SOI晶圆的硅衬底上方为SOI晶圆的绝缘层；SOI晶圆绝缘层上方为单晶硅，单晶硅的表面附有栅介质绝缘层，栅介质绝缘层表面附有折叠I形栅电极，栅电极紧贴栅介质绝缘层；单晶硅上表面的两端分别为源电极和漏电极，相邻单晶硅之间以及源电极和漏电极之间由绝缘介质隔离开；将附在单晶硅上表面靠近两端的绝缘介质刻蚀掉后形成的通孔中注入金属分别生成源电极和漏电极。

与普通的栅电极在各位置长度一致的FinFETs器件所不同的是，本发明所提供的一种具有低泄漏电流的无结折叠I形栅场效应晶体管，在平行于SOI晶圆的硅衬底且沿着从源电极至漏电极的直线方向上，折叠I形栅电极位于单晶硅上方部分的长度小于折叠I形栅电极位于单晶硅两侧部分的长度，整个折叠I形栅电极呈现出被折叠的英文大写字母“I”形状，即折叠I形栅电极位于单晶硅上方部分构成字母“I”的中间“竖”的部分，而折叠I形栅电极位于单晶硅两侧部分则分别构成字母“I”的上下两“横”。折叠I形栅电极上下两“横”分别与“竖”的两端所组成的两个垂直端面均呈“凸”字形。这种构造显著增加了栅电极位于单晶硅上方部分与源电极或者漏电极之间的距离，使得隧道效应显著降低，从而有效抑制了隧穿泄漏电流。与此同时，被保留的位于单晶硅上方部分构成字母“I”的中间“竖”的部分，与位于单晶硅两侧构成字母“I”的上下两“横”部分共同构成了本发明所提出的折叠I形栅电极，具有同FinFETs器件相同的栅控能力。

单晶硅和折叠I形栅电极之间通过栅介质绝缘层彼此绝缘；栅介质绝缘层与折叠I形栅电极内侧的形状相适应，栅介质绝缘层亦呈现出两端被折叠的英文大写字母“I”形状，其位于单晶硅上方部分构成字母“I”的中间“竖”的部分，其位于单晶硅两侧部分则分别构成字母“I”的上下两“横”；上下两“横”分别与“竖”的两端所组成的两个垂直端面均呈“凸”字形；其中间凸起的“竖”的部分被架空，下方穿入单晶硅。

本发明所提出的折叠I形栅场效应晶体管，在保证器件具有同普通FinFETs器件相同的栅控能力的同时，显著减小了泄漏电流。

优点及效果

本发明具有如下优点及有益效果：

1. 低泄漏电流：由于本发明采用水平于晶圆部分栅极短于垂直于晶圆部分栅极的长度的在俯视角度呈现I形的栅电极：垂直于晶圆部分的栅极可以保持良好的栅控能力，削弱部分短沟道效应；水平于晶圆部分的栅极离源漏电极的距离较远，有效减小了隧穿泄漏电流，减小了静态功耗。

2. 短沟道效应的有效抑制：本发明采用无结的单晶硅作为器件的沟道部分，为多子导电，既减小了制造工艺复杂程度，降低了制造成本；也增加了有效沟道长度，进一步减小了短沟道效应，提高了亚阈值特性。

附图说明

图1为本发明具有低泄漏电流的无结折叠I形栅场效应晶体管在SOI衬底上形成的三维结构示意图。

图2为本发明具有低泄漏电流的无结折叠I形栅场效应晶体管在SOI衬底上形成的俯视图。

图3为本发明具有低泄漏电流的无结折叠I形栅场效应晶体管在剥离了位于器件上表面部分的绝缘介质层后的三维结构示意图。

图4为本发明具有低泄漏电流的无结折叠I形栅场效应晶体管在剥离了位于器件上表面部分的绝缘介质层后的俯视图。

图5为本发明具有低泄漏电流的无结折叠I形栅场效应晶体管在剥离了位于器件上表面部分的绝缘介质层后沿图3中横截面A所切的剖面图。

图6为本发明具有低泄漏电流的无结折叠I形栅场效应晶体管在剥离了位于器件上表面部分的绝缘介质层后沿图3中横截面B所切的剖面图。

图7为本发明具有低泄漏电流的无结折叠I形栅场效应晶体管在图3基础之上剥离了I形栅电极之后的三维结构示意图。

图8为本发明具有低泄漏电流的无结折叠I形栅场效应晶体管在图3基础之上剥离了I形栅电极之后的俯视图。

图9为本发明具有低泄漏电流的无结折叠I形栅场效应晶体管在图7基础之上剥离了源电极和漏电极之后的三维结构示意图。

图10为本发明具有低泄漏电流的无结折叠I形栅场效应晶体管在图7基础之上剥离了源电极和漏电极之后的俯视图。

图11为本发明具有低泄漏电流的无结折叠I形栅场效应晶体管在图9基础之上剥离了栅介质绝缘层之后的三维结构示意图。

图12为本发明具有低泄漏电流的无结折叠I形栅场效应晶体管在图9基础之上剥离了栅介质绝缘层之后的俯视图。

图13至图26为本发明具有低泄漏电流的无结折叠I形栅场效应晶体管结构单元制备方法的一个具体实例的工艺流程图。其中，

图13是步骤一示意图，

图14是步骤一俯视图，

图15是步骤二示意图，

图16是步骤二俯视图，

图17是步骤三示意图，

图18是步骤三俯视图，

图19是步骤四示意图，

图20是步骤四俯视图，

图21是步骤五示意图，

图22是步骤五俯视图，

图23是步骤六示意图，

图24是步骤六俯视图，

图25是步骤七示意图，

图26是步骤七俯视图。

附图标记说：

1、源电极；2、漏电极；3、绝缘介质层；4、栅电极；5、栅介质绝缘层；6、单晶硅；7、SOI晶圆的绝缘层；8、SOI晶圆的硅衬底。

具体实施方式

下面结合附图对本发明做进一步的说明：

本发明提供一种具有低泄漏电流的无结折叠I形栅场效应晶体管，通过I形的栅电极4对单晶硅中载流子分布的控制来实现低泄漏电流性质。对栅电极4加正电压使器件处于导通状态。折叠I形栅电极4位于单晶硅6两侧部分则分别构成字母“I”的上下两“横”的部分，其长度较长，对单晶硅中的载流子分布起到主要的控制作用；而折叠I形栅电极4位于单晶硅6上方部分构成字母“I”的中间“竖”的部分，其长度较短，并位于单晶硅6的中央位置，采用这样的结构特征，一方面保证折叠I形栅电极4与源电极1和漏电极2之间具有距离较大，从而使得电极之间交叠处的电场显著减弱，进而使由隧道效应而产生的泄漏电流显著减小。另一方面，由于当器件工作在亚阈值状态下，单晶硅的电势极值出现在中间区域附近，而对电势极值点栅控制能力的强弱是亚阈值特性优劣的关键，因此只保留临近位于单晶硅6中间部分上方的栅电极部分而去掉临近位于单晶硅6两端部分上方的栅电极部分，即采用本发明所提出的折叠I形栅电极4结构不会降低栅电极的控制能力。这就使得采用折叠I形栅电极4的这种结构的栅控场效应晶体管，既可以保证器件具有同FinFETs器件同样的栅控能力，又可以显著降低泄漏电流。

为达到本发明所述的器件功能，本发明所提出的这种具有低泄漏电流的无结折叠I形栅场效应晶体管，其核心结构特征为：

1. 在平行于晶圆衬底且沿着从源电极1至漏电极2的直线方向上，折叠I形栅电极4位于单晶硅6上方部分的长度小于折叠I形栅电极4位于单晶硅6两侧部分的长度，整个折叠I形栅电极4呈现出被折叠的英文大写字母“I”形状，即折叠I形栅电极4位于单晶硅6上方部分构成字母“I”的中间“竖”的部分，而折叠I形栅电极4位于单晶硅6两侧部分则分别构成字母“I”的上下两“横”。折叠I形栅电极4上下两“横”分别与“竖”的两端所组成的两个垂直端面均呈“凸”字形。

2.单晶硅6和折叠I形栅电极4之间通过栅介质绝缘层5彼此绝缘，栅介质绝缘层5与折叠I形栅电极4内侧的形状相适应，栅介质绝缘层5亦呈现出两端被折叠的英文大写字母“I”形状。栅介质绝缘层5位于单晶硅6上方部分构成字母“I”的中间“竖”的部分，其位于单晶硅6两侧部分则分别构成字母“I”的上下两“横”；上下两“横”分别与“竖”的两端所组成的两个垂直端面均呈“凸”字形；其中间凸起的“竖”的部分被架空，下方穿入单晶硅6。

3. 位于单晶硅6上表面的栅电极4与源电极1和漏电极2之间通过低介电常数的绝缘层彼此隔离。

4. 本发明采用N型（或P型）单晶硅6作为器件的沟道部分，整个沟道为同种杂质类型掺杂，避免了在形成常规MOSFET中PN结时遇到的工艺难度。

下面结合附图对本发明做进一步的说明：

如图1为本发明一种具有低泄漏电流的无结折叠I形栅场效应晶体管在SOI衬底上形成的三维结构示意图；图2为具有低泄漏电流的无结折叠I形栅场效应晶体管在SOI衬底上形成的俯视图；图3为具有低泄漏电流的具有低泄漏电流的无结折叠I形栅场效应晶体管在剥离了器件上表面以及四周的绝缘介质层3之后的三维结构示意图；图4为具有低泄漏电流的无结折叠I形栅场效应晶体管在剥离了器件上表面以及四周的绝缘介质层3之后的俯视图；图5为具有低泄漏电流的无结折叠I形栅场效应晶体管在剥离了器件上表面以及四周的绝缘介质层3之后的三维结构示意图沿切面A所截的剖面图；图6为具有低泄漏电流的无结折叠I形栅场效应晶体管在剥离了器件上表面以及四周的绝缘介质层3之后的三维结构示意图沿切面B所截的剖面图；具体包括SOI晶圆的硅衬底8，SOI晶圆的硅衬底8上方为SOI晶圆的绝缘层7；SOI晶圆的绝缘层7上方为单晶硅6，单晶硅6的表面的中央位置附有栅介质绝缘层5，相邻的单晶硅6之间通过绝缘介质层3隔离；栅介质绝缘层5表面附有栅电极4，栅电极4上方以及四周附有绝缘介质层3，最后并通过刻蚀工艺刻蚀掉单晶硅6两端上表面的绝缘介质层3，并在刻蚀掉的通孔中注入金属分别生成为源电极1和漏电极2；如图7为具有低泄漏电流的无结折叠I形栅场效应晶体管在剥离了器件上表面以及四周的绝缘介质层3、栅电极4之后的三维结构示意图；图8为具有低泄漏电流的无结折叠I形栅场效应晶体管在剥离了器件上表面以及四周的绝缘介质层3、栅电极4之后的俯视图；图9为具有低泄漏电流的无结折叠I形栅场效应晶体管在剥离了器件上表面以及四周的绝缘介质层3、栅电极4、源电极1、漏电极2之后的三维结构示意图；图10为具有低泄漏电流的无结折叠I形栅场效应晶体管在剥离了器件上表面以及四周的绝缘介质层3、栅电极4、源电极1、漏电极2之后的俯视图；图11为具有低泄漏电流的无结折叠I形栅场效应晶体管在剥离了器件上表面以及四周的绝缘介质层3、栅电极4、源电极1、漏电极2、栅介质绝缘层5之后的三维结构示意图；图12为具有低泄漏电流的无结折叠I形栅场效应晶体管在剥离了器件上表面以及四周的绝缘介质层3、栅电极4、源电极1、漏电极2、栅介质绝缘层5之后的俯视图；为增强I形栅电极4对单晶硅6内电场、电势及载流子分布的控制能力，栅极绝缘层5可以是具有高介电常数的绝缘材料介质层，也可以是普通的二氧化硅材料。

本发明所提出的这种具有低泄漏电流的无结折叠I形栅场效应晶体管的单元及阵列的具体制造工艺步骤如下：

步骤一、提供一个已掺杂的SOI晶圆，SOI晶圆的下方为SOI晶圆的硅衬底8，SOI晶圆上方为用于形成单晶硅6的单晶硅薄膜，二者之间为SOI晶圆的绝缘层7，通过光刻、刻蚀等工艺在所提供的SOI晶圆的绝缘层7上形成一系列如图13、图14所示的长方体即为单晶硅6；

步骤二、如图15、图16所示，在SOI晶圆左右部分通过淀积绝缘介质层后，抛平表面形成绝缘介质层3，作为器件单元之间隔离使用；

步骤三、如图17、图18所示，通过淀积工艺，将长方体状的单晶硅薄膜上淀积高介电常数的绝缘体作为栅介质材料，并对其进行抛光处理；

步骤四、如图19、图20所示，通过刻蚀工艺，将上一步所淀积的栅介质层刻蚀出一个从俯视角度看如大写字母I的形状，以此生成栅介质绝缘层5；

步骤五、如图21、图22所示，在上述步骤基础上在栅介质层5上经过淀积刻蚀氧化物再淀积金属，形成了栅电极4，抛光表面；

步骤六、如图23、图24所示，在上述步骤基础上通过淀积工艺生成绝缘层将单元器件隔离开来，抛光平面；

步骤七、如图25、图26所示，在上述步骤的基础上在绝缘介质层3上表面的两端位置通过刻蚀工艺刻蚀掉单晶硅6两端上表面的绝缘介质层3以生成源、漏通孔，并分别在源、漏通孔中注入金属以生成源电极1和漏电极2，通过上述步骤最终生成本发明所提出的一种具有低泄漏电流的无结折叠I形栅场效应晶体管。