本说明书涉及半导体装置，涉及制造半导体装置的方法，并且涉及半导体装置的高侧开关。
背景技术：
近年来，gan/algan高电子迁移率晶体管(hemt)关于它们替代si或sic用作高电压(hv)装置的可能性已经吸引了大量的注意力。gan/alganhemt包括位于包括gan层的衬底上的栅极、源极和漏极。衬底的背侧可被视为hemt的第四电端子。衬底的背侧可电连接到其它三个端子中的一个端子。
为了在切换期间减少电磁干扰(emi)，衬底的背侧可连接到装置的非切换节点，因为背侧可被视为可提供对不断变化的电势的电磁屏蔽的导电板。施加有不断变化的电势的节点大体上取决于使用hemt的应用。举例来说，当hemt在dc/dc降压转换器中用作低侧开关时，不断变化的电势出现在漏极处。在此情况下，背侧可连接到源极或栅极。在另一个例子中，当hemt用作高侧开关时，不断变化的电势出现在源极处，在此情况下，背侧可连接到漏极。
不管上面所提到的考虑因素，连接有衬底的背侧的节点时常由除电磁干扰以外的因素确定。举例来说，耗尽模hemt具有负阈值电压。为了获得正阈值电压，hemt可与硅金属氧化物半导体场效应晶体管(simosfet)封装在一起。在此情况下，hemt的源极通常连接到并有hemt的衬底的背侧。
背侧到漏极的连接对hemt的电气性能还可能产生负面影响。举例来说，相比于具有背侧到源极连接的装置，被称为电流崩塌的现象在具有背侧到漏极连接的装置中可能更为普遍。
技术实现要素：
在随附的独立权利要求和从属权利要求中陈述了本发明的各方面。来自从属权利要求的特征的组合可以按需要与独立权利要求的特征组合，并且不仅仅是按照权利要求书中所明确地陈述的。
根据本发明的方面，提供一种半导体装置，其包括：
安装在载体上的半导体衬底，所述半导体衬底包括具有源极、栅极和漏极的高电子迁移率晶体管(hemt)，
其中载体包括导电屏蔽部分，所述导电屏蔽部分用于提供对在操作期间与装置的切换相关的电磁干扰的屏蔽，以及
其中导电屏蔽部分与源极电隔离，并且与衬底的背侧电隔离。
根据本发明的另一方面，提供一种制造半导体装置的方法，所述方法包括：
提供包括具有源极、栅极和漏极的高电子迁移率晶体管(hemt)的衬底；以及
将衬底安装在载体上；
其中载体包括导电屏蔽部分，所述导电屏蔽部分用于提供对在操作期间与装置的切换相关的电磁干扰的屏蔽，以及
其中导电屏蔽部分与源极电隔离，并且与衬底的背侧电隔离。
本发明的实施例可提供对电磁干扰的屏蔽，所述电磁干扰由包括高电子迁移率晶体管的半导体装置的切换产生。
衬底可为半导体衬底。举例来说，衬底可为硅衬底，但是可以设想，可替代地使用其它种类的衬底(例如，玻璃、陶瓷或其它种类的衬底)。衬底可包括层，例如algan层、gan层，以及用于减少gan层和衬底(如上所述，其可包括硅或一些其它材料)的底层部分之间的应力的数个应力释放层。
装置的切换可与源极的切换或漏极的切换相关。
导电屏蔽部分可电连接到漏极。这可允许导电屏蔽部分固持在稳定的电压，以有效地屏蔽与源极的切换相关的电磁干扰。
导电屏蔽部分可为金属的。
在一些例子中，导电屏蔽部分可电连接到外部电势。举例来说，外部电势可为接地。这可允许导电屏蔽部分固持在稳定的电压，以有效地屏蔽与源极的切换或漏极的切换相关的电磁干扰。在其中漏极就是切换节点的例子中，应注意，衬底的背侧还提供对电磁干扰的一定程度的屏蔽。可以设想，导电屏蔽部分可电连接到与施加到漏极的电势分离的外部电势，即使其中源极是切换节点。
载体可包括金属引线框架。在其它例子中，载体可为具有一个或多个金属层的介电质衬底。举例来说，介电质衬底可包括陶瓷。填有导电材料的通孔可穿过衬底，以互连位于介电质衬底的上表面和下表面上的金属层。导电材料可包括金属。在一些例子中(例如，在陶瓷衬底的情况下)，导电材料可包括烧结的浆料。
可将衬底的背侧安装在位于介电质衬底的上表面上的金属层上，并且导电屏蔽部分可包括位于介电质衬底的上表面下方的一个或多个金属层。举例来说，形成导电屏蔽部分的金属层可位于介电质衬底的下表面上和/或位于介电质衬底内。
载体可另外包括导电平台，所述导电平台具有其上安装有衬底的背侧的表面。这可促进背侧到源极的电连接(通过提供可电连接有源极和背侧两者的表面)，同时仍保持源极和背侧与导电屏蔽部分电隔离。导电平台可电连接到装置的源极输出端子。
半导体装置可与包括金属氧化物半导体场效应晶体管(mosfet)的第二半导体衬底封装在一起。mosfet可用于在耗尽模中操作高电子迁移率晶体管。可将第二半导体衬底连同包括高电子迁移率晶体管的衬底安装在导电平台上。
载体可为印刷电路板(pcb)。印刷电路板可具有位于其表面上的一个或多个图案化的金属特征。这些图案化的金属特征中的一者或多者可形成导电屏蔽部分。图案化的金属特征还可形成其上可安装有衬底的背侧的导电表面。
导电屏蔽部分可在衬底下方至少部分地延伸和/或当从衬底的主表面上方观察时，可在衬底的周边周围延伸，以至少部分地围绕衬底。
高电子迁移率晶体管可为gan/algan高电子迁移率晶体管。
衬底的背侧可连接到半导体装置的源极。因此，本发明的实施例可提供对由包括高电子迁移率晶体管的半导体装置的切换产生的电磁干扰的屏蔽，即使在源极连接到并有晶体管的衬底的背侧的应用中。由于源极电连接到衬底的背侧，相比于背侧连接到漏极的装置，可减少电流崩塌的影响。
在替代性例子中，可以设想，衬底的背侧可电连接到栅极，或可保持浮动。在另一例子中，衬底的背侧可连接到外部电势。装置的封装可包括输出端子，以实施衬底的背侧到外部电势的电连接。
根据本发明的另一方面，提供一种包括上文所描述的种类的半导体装置的高侧开关。
出于本发明的目的，高电子迁移率晶体管(hemt)中的电子迁移率可在1000-3000cm^2/v/s范围内或在1000-2000cm^2/v/s范围内。
附图说明
在下文中将仅借助于例子参考附图来描述本发明的实施例，在附图中相同的附图标记指代相同的元件，并且在附图中：
图1示出了根据本发明的实施例的半导体装置的俯视图；
图2示出了根据本发明的实施例的图1的半导体装置的侧视图；
图3示出了根据本发明的另一实施例的半导体装置的俯视图；以及
图4示出了根据本发明的另一实施例的半导体装置的侧视图。
具体实施方式
在下文中参考附图描述本发明的实施例。
本发明的实施例可提供包括安装在载体上的衬底的半导体装置。如在相对于下文所陈述的各种实施例中所描述，举例来说，载体可包括导电平台、引线框架，或位于介电质衬底或印刷电路板上的金属层。装置可包括具有源极、栅极和漏极的高电子迁移率晶体管(hemt)。在一些例子中，源极可连接到载体，由此将hemt的源极电连接到衬底的背侧。载体还可包括导电屏蔽部分，所述导电屏蔽部分提供对在操作期间与装置的切换相关的电磁干扰的屏蔽。导电屏蔽部分可与源极电隔离，并且与衬底的背侧电隔离。在其中源极连接到衬底的背侧的例子中，可缓解上文所述的电流崩塌现象。
图1示出了根据本发明的第一实施例的半导体装置10的俯视图。图2中示出了装置10的侧视图。
装置10包括衬底20，在这个例子中，所述衬底20是包括(例如)硅的半导体衬底。半导体衬底20可包括高电子迁移率晶体管(hemt)。hemt包括源极、漏极和位于源极和漏极之间的栅极，以调制装置10中的电流。举例来说，hemt可为gan/alganhemt。衬底包括背侧30，举例来说，所述衬底可包括硅。如先前所提到，可使用例如玻璃或陶瓷的另一材料而不是硅。在一些实施例中(图式中未示出)，背侧30可包括背侧金属化物。衬底可包括多个层，例如algan层32、gan层34和用于减少gan层34和底层背侧30之间的应力的数个应力释放层36。在操作中，hemt内的电流在源极和漏极之间传导，所述电流呈位于algan层32和gan层34之间的接口处的二维电子气(“2deg”)形式。
可在algan层32上提供源极、漏极和栅极。半导体衬底20的顶部可包括金属化物(图式中未示出)，以分别将源极、栅极和漏极连接到源极接合垫2、栅极接合垫6和漏极接合垫4。
在这个例子中，在封装50中提供半导体衬底20。封装50包括引线框架12、源极输出端子14、栅极输出端子16、漏极输出端子18和导电平台8。半导体衬底20、引线框架12、源极输出端子14、栅极输出端子16、漏极输出端子18、导电平台8和下文描述的各种接合线可使用模制化合物40包封。平台8可位于引线框架12上方。应注意，模制化合物40可在平台8和引线框架12之间延伸，由此在适当位置固持平台8并且将平台8与引线框架12电隔离。源极输出端子14、栅极输出端子16和漏极输出端子18可包括一个或多个引脚，其可允许作出对源极、栅极和漏极的外部电连接。
在这个例子中，将半导体衬底20安装在导电平台8上，以使得半导体衬底20的背侧30电连接到平台8。导电平台可为金属的，并且可包括与用于形成引线框架12的材料相同的材料。
在本文中相对于图式所描述的例子中，接合线可用于电互连装置10的特征，例如各种接合垫和输出端子。然而，可以设想，在一些例子中，引线框架可以一种不需提供单独的接合线而形成这些连接的方式对自己进行塑形和配置。
根据本发明的实施例，衬底20的背侧30可以数个替代性方式电连接。举例来说，在本发明的图式中示出的实例中，衬底20的背侧30电连接到源极接合垫2。然而，可以设想，衬底20的背侧30可替代地电连接到装置10的栅极，或可保持浮动。在另一例子中，衬底20的背侧30可连接到外部电势。装置10的封装50可包括输出端子，以实施衬底的背侧到此类外部电势的电连接。
在本例子中，一个或多个接合线22可将源极接合垫2连接到平台8。以此方式，hemt的源极可电连接到半导体衬底20的背侧30。在其中背侧30保持浮动的例子中，可省略此类电连接。一个或多个接合线24又可将平台连接到源极输出端子14。以此方式，源极和半导体衬底20的背侧30可电连接到源极输出端子14。在其中背侧30并不连接到源极接合垫2的例子中，源极接合垫可直接连接到源极输出端子。
一个或多个接合线38可将栅极接合垫6连接到栅极输出端子16。以此方式，hemt的栅极可电连接到栅极输出端子16。在其中背侧30电连接到栅极接合垫6的例子中，以一种与在图1中示出的例子中的源极接合垫2经由平台8连接到源极输出端子14的方式相当类似的方式，栅极接合垫6可经由平台8连接到栅极输出端子16。
一个或多个接合线26可将漏极接合垫4连接到引线框架12。一个或多个接合线28又可将引线框架12连接到漏极输出端子18。以此方式，hemt的漏极可电连接到漏极输出端子18。
在本例子中，将半导体衬底20安装在导电平台8上可允许半导体衬底20位于封装50中，以使得源极可连接到背侧30，并且使得可以一种电独立于漏极的方式作出到源极输出端子14的连接。因此，源极、平台8和源极输出端子14可全部与漏极电隔离。将半导体衬底20安装在平台上还可允许源极和背侧30与装置的导电屏蔽部分电隔离。
在本例子中，装置的导电屏蔽部分由引线框架12形成。应注意，在这个例子中，漏极通过一个或多个接合线26连接到导电屏蔽部分，并且导电屏蔽部分通过一个或多个接合线28连接到漏极输出端子18。以此方式，对于其中装置10中的切换发生在源极处的应用，施加到漏极的电势可用于将导电屏蔽部分固持在稳定的电势，由此提供对由切换导致的电磁干扰的有效屏蔽。
可以设想，导电屏蔽部分可能不连接到漏极或漏极输出端子18。举例来说，装置10可具备用于形成到外部电势的电连接的另一输出端子，例如接地。这可允许导电屏蔽部分固持在稳定的电势，由此提供对由切换导致的电磁干扰的有效屏蔽，以一种独立于施加到漏极的电势的方式。举例来说，在其中装置10中的切换位于源极的情况下，它可允许将处于不同的电势导电屏蔽部分固持到施加到漏极的电势，从而增加了优化电磁屏蔽的灵活性。在其它例子中，导电屏蔽部分与漏极的隔离可允许在其中切换发生在漏极处而不是在源极处的应用中提供电磁屏蔽。应注意，在此类例子中，半导体衬底20的背侧30和平台8还提供对与在漏极处的切换相关的任何电磁干扰的一定程度的电磁屏蔽。
导电屏蔽部分可被塑形和设定尺寸，以使其提供的电磁屏蔽达到最佳。举例来说，在图1和2的例子中，由引线框架12形成的导电屏蔽部分在半导体衬底20下方延伸。因为引线框架12的横向范围大于半导体衬底20的横向范围，所以当从半导体衬底20的主表面上方观察时，由图1和2中的引线框架12形成的导电屏蔽部分还在衬底20的周边周围延伸，以至少部分地围绕衬底。可以设想，导电屏蔽部分可能不在衬底下方完全延伸，如图1和2中，并且还可设想，导电屏蔽部分还可仅部分地在半导体衬底20的周边周围延伸。
可以设想，装置10可与包括金属氧化物半导体场效应晶体管(mosfet)的第二半导体衬底封装在一起。mosfet可用于在耗尽模中操作高电子迁移率晶体管。可将第二半导体衬底连同包括高电子迁移率晶体管的半导体衬底20安装在导电平台8上。
图3示出了根据本发明的另一实施例的半导体装置10的俯视图。
在封装50中提供装置10。装置10包括衬底20，其可类似于上文相对于图1和2所描述的衬底。在这个例子中，装置10包括引线框架12，其上安装有半导体衬底20，以使得半导体衬底20的背侧电连接到引线框架12。图3的装置包括通过一个或多个接合线24连接到引线框架12的源极输出端子14。半导体衬底20的源极接合垫2还通过一个或多个接合线22连接到引线框架12。以此方式，装置10的源极可连接到衬底的背侧，并且连接到源极输出端子14。
图3的装置10还包括通过一个或多个接合线38连接到半导体衬底20的栅极接合垫6的栅极输出端子16。图3的装置10还包括漏极输出端子18，在这个例子中，所述漏极输出端子18可通过一个或多个接合线98连接到半导体衬底20的漏极接合垫4。
引线框架12、半导体衬底20、源极输出端子14、栅极输出端子16、漏极输出端子18和装置的各种接合线以及下文描述的导电屏蔽部分100可使用模制化合物40包封。
在这个例子中，导电屏蔽部分100不在半导体衬底20下方延伸。在这个例子中，当从衬底的主表面上方观察时，导电屏蔽部分100半导体衬底20的周边周围部分地延伸，以至少部分地围绕半导体衬底20。在这个例子中，导电屏蔽部分为“c”形。应注意，在这个例子中，漏极输出端子18连接到导电屏蔽部分100(图3中由位于短划线50外部的导电屏蔽部分100的部分示意性地表示漏极输出端子18)。当从侧面观察时，导电屏蔽部分100可位于与引线框架12和/或半导体衬底20相同的平面中。应注意，模制化合物40可将导电屏蔽部分与引线框架12和装置10的其它组件电隔离。
上文所述的接合线98可将漏极接合垫4连接到导电屏蔽部分100，所述导电屏蔽部分100又连接到漏极输出端子。以此方式，漏极可电连接到漏极输出端子18。
如相对于图1和2的实施例已经论述的，还可以设想，导电屏蔽部分100可与漏极和漏极输出端子18隔离，以使得可将不同的电势施加到导电屏蔽部分100和漏极。在这些例子中，接合线98可将漏极接合垫4直接连接到漏极输出端子18，并且可以提供单独的输出端子以允许导电屏蔽部分100连接到外部电势。如先前论述，这可允许装置10用于其中切换出现在漏极处的应用，和/或在其中切换出现在源极处的应用中提供另外的电磁屏蔽(除了由半导体衬底20的背侧和引线框架12提供的电磁屏蔽以外)。
再次，可以设想，装置10可与包括金属氧化物半导体场效应晶体管(mosfet)的第二半导体衬底封装在一起。mosfet可用于在耗尽模中操作高电子迁移率晶体管。在这个例子中，可将第二半导体衬底连同包括高电子迁移率晶体管的半导体衬底20安装在引线框架12上。
图4示出了根据本发明的另一实施例的半导体装置10的侧视图。装置10包括衬底20，所述衬底20可类似于上文相对于图1到3所描述的衬底。
在这个例子中，装置10包括介电质衬底60。介电质衬底60可包括陶瓷。举例来说，介电质衬底60可为基于(例如)氧化铝或铝氮化物的薄膜或厚膜衬底。介电质衬底60可为可具有金属内核的层压衬底。
介电质衬底60可包括一个或多个金属层，所述金属层可位于介电质衬底60的上表面和/或下表面上。还可在介电质衬底60内部提供一个或多个金属层。金属层可通过部分或完全地填有导电材料的一个或多个开口66(例如，通孔)互连。导电材料可包括金属。在一些例子中(例如，在陶瓷衬底的情况下)，导电材料可包括烧结的浆料。
在本例子中，将衬底安装在位于介电质衬底60的上表面上的第一金属层64上。衬底的背侧由此电连接到第一金属层64。在这个例子中，半导体衬底20的源极接合垫2还通过一个或多个接合线82连接到第一金属层64。因此，装置10的源极连接到半导体衬底20的背侧。第一金属层64可连接到(或可并入)装置10的源极输出端子。以此方式，装置10的源极可连接到源极输出端子。一个或多个接合线还可将半导体衬底20的栅极接合垫连接到装置的栅极输出端子(图4中未示出)。
在这个例子中，介电质衬底60还具备第二金属层68，所述第二金属层68形成装置10的导电屏蔽部分。第一金属层64位于介电质衬底60的上表面上，而第二金属层68可位于介电质衬底60的下表面上，如图4中所示，或可位于介电质衬底60自身内。由第二金属层68形成的导电屏蔽部分可经图案化以至少部分地在半导体衬底20下方延伸，和/或当从衬底的主表面上方观察时，至少部分地在衬底的周边周围延伸，以至少部分地围绕衬底。
如先前相对于图1到3的实施例所解释，针对连接导电屏蔽部分，设想数个选项。在图4中示出的例子中，漏极接合垫4连接到介电质衬底60上的第三金属层69。第三金属层69可连接到(或可并入)装置的漏极输出端子。第三金属层可通过填有导电材料的一个或多个开口66(例如，通孔)连接到形成装置10的导电屏蔽部分的第二金属层68。因此，形成装置10的导电屏蔽部分的第二金属层68可连接到漏极。在其它例子中，形成装置10的导电屏蔽部分的第二金属层68可与漏极隔离。举例来说，装置10可具备单独的输出端子，以用于将外部电势施加到导电屏蔽部分。如先前所解释，这可为其中切换出现在漏极处的装置10的应用提供屏蔽，和/或可允许独立于施加到漏极(在其中切换出现在源极处的应用中)的电势，选择施加到导电屏蔽部分的电势，由此使所提供的电磁屏蔽达到最佳。
再次，可以设想，装置10可与包括金属氧化物半导体场效应晶体管(mosfet)的第二半导体衬底封装在一起。mosfet可用于在耗尽模中操作高电子迁移率晶体管。在这个例子中，可将第二半导体衬底连同包括高电子迁移率晶体管的半导体衬底20安装在第一金属层64上。
可以设想，在本发明的另一例子中，载体可包括印刷电路板(pcb)。印刷电路板可具有位于其表面上的一个或多个图案化的金属特征。图案化的金属特征可形成其上可安装有衬底的背侧的导电表面。接合线可用于将装置的源极连接到导电表面，由此将源极连接到衬底的背侧。
pcb表面上的图案化的金属特征中的一者或多者还可形成导电屏蔽部分。图案化的金属特征可被塑形和设定尺寸，以使得(举例来说)当从衬底的主表面上方观察时，导电屏蔽部分在衬底的周边周围延伸，以至少部分地围绕衬底。接合线可用于将衬底的漏极接合垫连接到形成导电屏蔽部分的图案化的金属特征。其它接合线可用于连接栅极接合垫。
本文中所描述的种类的半导体装置可并入到例如高侧开关的装置中。举例来说，使用半桥接，例如dc/dc转换器(例如，降压转换器和升压转换器)、电机驱动器、其它功率转换电路等，高侧开关可用于功率应用。
根据本发明的实施例的制造半导体装置的方法可包括提供包括具有源极、栅极和漏极的高电子迁移率晶体管(hemt)的半导体衬底。方法还可包括将衬底安装在载体上。举例来说，这可包括将衬底安装在相对于图1和2所描述的种类的平台上，或安装在相对于图3所描述的种类的引线框架上、安装在相对于图4所描述的种类的介电质衬底的表面上的金属层上，或安装在位于如上文所描述的pcb的表面上的金属层上。方法还可包括将源极电连接到衬底的背侧。举例来说，这可通过使用将装置的源极接合垫连接到其上安装有衬底的表面的接合线来实现。如上文所描述，载体包括导电屏蔽部分，所述导电屏蔽部分用于提供对在操作期间与装置的切换相关的电磁干扰的屏蔽。切换可在源极处或在漏极处。导电屏蔽部分与源极电隔离，并且与衬底的背侧电隔离。
因此，已经描述了半导体装置和制造半导体装置的方法。装置包括安装在载体上的衬底，所述衬底包括具有源极、栅极和漏极的高电子迁移率晶体管(hemt)。载体包括导电屏蔽部分，所述导电屏蔽部分用于提供对在操作期间与装置的切换相关的电磁干扰的屏蔽。导电屏蔽部分与源极电隔离，并且与衬底的背侧电隔离。
尽管已经描述了本发明的特定实施例，但是应了解，可以在权利要求书的范围内作出许多修改/添加和/或替代。