一种大尺寸III‑V异质衬底的制备方法与流程

本发明属于半导体制备技术领域，特别涉及一种利用离子注入剥离技术结合外延生长技术大尺寸III-V异质衬底的制备方法。

背景技术：

以硅基CMOS(Complementary Metal Oxide Semiconductor，金属氧化物半导体)集成电路为基础的微电子技术沿“摩尔定律”已经历了半个多世纪的高速发展。进入14nm技术节点之后，微电子技术的发展将不再遵循等比例缩小的定律，而转向与非硅基CMOS器件、非数字功能性器件，以及非CMOS工作模式器件等器件集成的后摩尔时代的发展。相对于硅材料而言，III-V族半导体材料具有更高的载流子迁移率，同时，具有直接带隙的III-V族半导体材料表现出了优异的光学性能。硅基III-V异质衬底材料已经成为当前国际半导体技术领域一个新兴的研究方向。研发一种高效的制备大尺寸硅基III-V异质衬底材料工艺，不仅能够在CMOS电路中制备高速和低功耗器件，有效克服硅基CMOS技术所面临的尺寸缩小极限，而且集成III-V族半导体材料和硅基材料将为在硅基COMS电路中集成光学组件(如激光、光电发射器和光电探测器等)，实现芯片系统集成(SoC)提供材料保障。

当前主要有两种途径能够实现硅基III-V异质衬底材料：(1)外延生长技术；(2)基于离子注入的薄膜转移技术(简称离子注入剥离技术)。采用外延生长技术能够制备出大尺寸硅基III-V异质衬底材料，常用的外延生长方法包括：分子束外延(MBE)、金属有机化学气相沉积(MOCVD)等。然而，异质外延的III-V层存在着反向畴、晶格失配和热膨胀系数差异等问题，其位错密度在10⁶cm^-2以上，高位错密度将降低电子迁移率，并导致器件可靠性差、高功耗等问题。此外，外延生长III-V层需要引入缓冲层(一般为Ge和厚度为1～2μm低质量III-V层)。由于缓冲层的光吸收，限制了其在硅光子器件上应用，且厚的缓冲层也使其无法实现全耗尽型微电子器件。采用离子注入剥离技术可以直接从III-V晶片上剥离转移III-V薄膜，制备硅基III-V异质衬底材料，可以克服外延生长中存在的反向畴、晶格失配和热失配等问题，且不需要缓冲层。然而，III-V晶片尺寸有限(最大为6英寸)，无法制备大尺寸硅基III-V异质衬底；另一方面，直接剥离III-V晶片所需的离子注入剂量非常大，且III-V晶片的价格昂贵，成本高。因此，目前亟需发展一种高效制备大尺寸高质量硅基III-V异质衬底的技术。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种大尺寸III-V异质衬底的制备方法，用于解决现有技术中制备大尺寸III-V异质衬底工艺难度大、效率低、成本高的问题。

为实现上述目的及其他相关目的，本发明提供一种大尺寸III-V异质衬底的制备方法，其特征在于，所述制备方法包括以下步骤：S1：提供III-V外延结构，所述III-V外延结构具有注入面；S2：于所述注入面进行离子注入，于所述III-V外延结构的预设深度处形成缺陷层；S3：提供支撑衬底，将所述注入面与所述支撑衬底键合；S4：沿所述缺陷层剥离部分所述III-V外延结构，使所述III-V外延结构的一部分转移到所述支撑衬底上，以在所述支撑衬底上形成III-V薄膜，获得III-V异质衬底。

优选地，步骤S1中，所述III-V外延结构的制备方法包括以下步骤：S1-1：提供外延衬底；S1-2：于所述外延衬底上形成缓冲层；S1-3：于所述缓冲层上形成III-V层，所述III-V层的上表面为注入面。

优选地，步骤S2中，所述预设深度为所述III-V层，所述缓冲层或者所述III-V层与所述缓冲层的界面处。

优选地，步骤S1-1中，所述外延衬底的尺寸为50mm～500mm。

优选地，步骤S1-1中，所述外延衬底为硅衬底、SiO₂/Si衬底或Ge衬底；步骤S3中，所述支撑衬底为硅衬底或SiO₂/Si衬底。

优选地，步骤S1-1与步骤S1-2之间，还包括对所述外延衬底进行清洗的步骤。

优选地，步骤S2中，于所述注入面向所述III-V外延结构进行的离子注入为H离子单一离子注入，He离子单一离子注入，或者H离子与He离子共同离子注入。

优选地，所述离子注入的能量为5keV～5000keV，离子注入的剂量为1×10¹⁶ions/cm²～5×10¹⁷ions/cm²，离子注入的温度为-50℃～700℃。

优选地，步骤S4中，将步骤S3得到的结构进行退火处理以沿所述缺陷层剥离部分所述III-V外延结构，使所述III-V外延结构的一部分转移到所述支撑衬底上，以在所述支撑衬底上形成III-V薄膜，获得III-V异质衬底。

优选地，所述退火处理在真空环境下或在氮气、氧气及惰性气体中至少一种气体形成的保护气氛下进行，退火温度为50℃～1200℃，退火时间为2分钟～24小时。

优选地，步骤S3之后，步骤S4之前，还包括对所述注入面进行表面平坦化处理的步骤；步骤S4之后，还包括对所述III-V异质衬底进行表面平坦化处理的步骤。

如上所述，本发明的大尺寸III-V异质衬底的制备方法，具有以下有益效果：

本发明利用离子注入剥离技术结合外延生长技术制备大尺寸III-V异质衬底，突破了现有III-V晶片尺寸的限制，成功制备了大尺寸硅基III-V异质衬底，降低了制备成本。

本发明通过外延生长技术获得大尺寸III-V外延结构，再剥离部分所述III-V外延结构，使所述III-V外延结构的一部分转移到所述支撑衬底上，以在所述支撑衬底上形成III-V薄膜，所述III-V薄膜与支撑衬底通过键合的方式集成，因此对晶格匹配度几乎没有要求，III-V薄膜与支撑衬底材料的选择更为灵活，得到的III-V薄膜的晶体质量和性能与直接外延生长得到的III-V薄膜相当。

与传统直接在支撑衬底上外延生长III-V薄膜得到的薄膜材料不同，本发明采用键合方式可以将缺陷控制在界面处附近极小的厚度范围内，III-V薄膜内部晶格质量不受影响，即使剥离的III-V薄膜厚度很小，也能够保证材料性能；而且可以在同一硅基衬底上同时集成不同种类的III-V薄膜和其它半导体薄膜材料，且各薄膜材料的性能不受制备过程的影响，极大地提高器件的集成度与设计的灵活度。

本发明中离子注入的深度可以由离子注入能量决定，可以在III-V层、缓冲层或者所述III-V层与所述缓冲层的界面处形成缺陷层，可以有效地降低剥离及转移III-V薄膜所需的离子总注入剂量，进而缩短了制备周期，节约了生产成本。

本发明中采用的共离子注入，可以有效地降低剥离及转移III-V薄膜所需的离子总注入剂量，进而缩短了制备周期，节约了生产成本；同时，使用该方法还可以解决部分材料使用单一离子注入无法实现剥离的问题。

附图说明

图1显示为本发明大尺寸III-V异质衬底的制备方法的流程图。

图2至图15显示为本发明大尺寸III-V异质衬底的制备方法各步骤所对应的结构示意图。

元件标号说明

1 外延衬底

2 缓冲层

3 III-V层

31 注入面

4 缺陷层

5 支撑衬底

6 III-V薄膜

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1到图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

请参阅图1，本发明提供一种利用离子注入剥离技术结合外延生长技术大尺寸III-V异质衬底的制备方法，所述制备方法包括以下步骤：

S1：提供III-V外延结构，所述III-V外延结构具有注入面；

S2：于所述注入面进行离子注入，于所述III-V外延结构的预设深度处形成缺陷层；

S3：提供支撑衬底，将所述注入面与所述支撑衬底键合；

S4：沿所述缺陷层剥离部分所述III-V外延结构，使所述III-V外延结构的一部分转移到所述支撑衬底上，以在所述支撑衬底上形成III-V薄膜，获得III-V异质衬底。

具体的，如图1及图3所示，步骤S1：提供III-V外延结构，所述III-V外延结构具有注入面31。

如图2～图3所示，具体的，步骤S1中制备III-V外延结构的方法包括以下步骤：

如图2所示，步骤S1-1：提供外延衬底1。

作为示例，所述外延衬底1可以为但不仅限于硅衬底、SiO₂/Si衬底、或Ge衬底，所述外延衬底1的尺寸为50mm～500mm，例如，所述外延衬底为圆形，其直径尺寸为50mm～500mm；又如，所述外延衬底为矩形，其长度及宽度分别为50mm～500mm，当然，其它形状的外延衬底也适用，并不限于此处所列举的示例。

如图3所示，步骤S1-2：于所述外延衬底1上外延生长形成缓冲层2；

如图3所示，步骤S1-3：于所述缓冲层2上外延生长形成高质量III-V层3，所述III-V层3的上表面为注入面31。

作为示例，所述缓冲层2的材料可以为但不仅限于锗或低温生长的III-V材料。所述缓冲层2的生长方法可以为但不仅限于分子束外延或有机金属气相生长法。所述缓冲层2厚度可以为但不仅限于10nm～50μm。

作为示例，所述III-V层3的材料可以为但不仅限于GaAs、InGaAs或InP。所述III-V层3的生长方法可以为但不仅限于分子束外延或有机金属气相生长法。所述III-V层3的厚度可以为但不仅限于10nm～50μm。

本实施例中步骤S1-1与步骤S1-2之间，还包括对所述外延衬底1进行清洗的步骤。

作为示例，提供所述外延衬底1之后，对所述外延衬底1进行清洗。对所述外延衬底1进行清洗的方法可以为半导体领域常用的衬底清洗方法，在此不做限定。对所述外延衬底1进行清洗，可以清除位于所述外延衬底1表面的杂质，以提高后续在所述外延衬底1外延生长III-V层3的质量。

其他实施例中，在所述外延衬底及缓冲层上外延生长的方法还可以为化学气相沉积、物理气相沉积或磁控溅射等常用材料外延生长方法。

如图1及图4～6所示，步骤S2：于所述注入面31进行离子注入，于所述III-V外延结构的预设深度处形成缺陷层4。

具体的，所述预设深度设置于所述III-V层3，所述缓冲层2或者所述III-V层3与所述缓冲层2的界面处。也就说，离子注入的能量足以使注入离子到达所述III-V外延结构的任意预设深度并形成缺陷层4。所述预设深度根据实际需求设置。图4至图6中所示的垂直于所述III-V层3的注入面31的箭头表示离子注入的方向。

在一示例中，如图4所示，离子注入的能量足以使注入离子到达所述III-V层3内的任意预设深度，即在所述III-V层3内形成缺陷层4。

在另一示例中，如图5所示，离子注入的能量足以使注入离子到达所述缓冲层2与III-V层3界面处的任意预设深度，即在所述缓冲层2与III-V层3界面处形成缺陷层4，也就是说缺陷层4同时形成于缓冲层2和III-V层3。

在另一示例中，如图6所示，离子注入的能量足以使注入离子到达所述缓冲层2内的任意预设深度，即在所述缓冲层2内形成缺陷层4。

具体的，于所述注入面31向所述III-V外延结构进行的离子注入为H离子单一离子注入，He离子单一离子注入，或者H离子与He离子共同离子注入。所述离子注入的能量为5keV～5000keV，离子注入的剂量为1×10¹⁶ions/cm²～5×10¹⁷ions/cm²，离子注入的温度为-50℃～700℃。

在一示例中，在所述注入面31进行单类型离子注入，所注入的离子为H离子。所述H离子可以将III-V层3，缓冲层2，或者缓冲层2与III-V层3界面处剥离的原理为利用H离子会对剥离深度处(即缺陷层4处)的晶格形成破坏作用而实现。

由于形成所述缺陷层4的深度由离子注入的能量决定，而能否形成分离所需的缺陷密度由离子注入的剂量决定，因此，在离子注入的过程中要选择合适的离子注入剂量和离子注入能量。本示例中，所述H离子的离子注入的能量为5keV～1000keV，离子注入的剂量为1×10¹⁶ions/cm²～6×10¹⁷ions/cm²，离子注入的温度为-50℃～700℃。

在另一示例中，同样在所述注入面31进行单类型离子注入，但在该示例中，所注入的离子为He离子。He离子注入III-V外延结构后会在III-V层3，缓冲层2，或者缓冲层2与III-V层3界面处产生缺陷，所述He离子会聚集在所述缺陷中并产生压强，所述缺陷在所述缺陷层4内呈高斯分布，在后续的处理过程中，部分所述III-V外延结构可以从缺陷浓度最大处实现剥离。本示例中，所述He离子的离子注入的能量为5keV～1000keV，离子注入的剂量为1×10¹⁶ions/cm²～6×10¹⁷ions/cm²，离子注入的温度为-50℃～700℃。

在另一示例中，在所述III-V半导体材料3内进行两种类型离子的共同注入，所述注入的离子为H离子及He离子。其中，H离子如上所述用于形成缺陷，所述缺陷在所述缺陷层4内呈高斯分布；而He属于惰性元素，与所述III-V层3，缓冲层2，或缓冲层2与III-V层3界面处不产生化学作用，但它们可以被H离子形成的平台缺陷捕获并通过物理作用使这些平台型缺陷扩大并相互结合，最终形成可以分离III-V外延结构的裂痕，进而促进部分所述III-V外延结构从缺陷浓度最大处实现剥离。在所述注入面31进行H离子与He离子的共注入，He离子可以被H离子形成的缺陷捕获，进而进入原子间隙中并施加压强，相当于在H离子已产生的缺陷内部施加了一额外的作用力，可以有效地促进部分所述III-V外延结构在离子注入剂量较低的情况下剥离，即可以有效地降低离子注入的总剂量，进而缩短了制备周期，节约了生产成本。

本示例中，所述H离子及所述He离子共注入的方式可以依次进行注入，也可以同时进行注入，即所述H离子的注入可以在所述He离子的注入之前进行，也在所述He离子的注入之后进行，还可以与所述He离子的注入同时进行。

需要说明的是，为了使得注入的He离子容易被H离子形成的缺陷所捕获，He离子注入的深度需与H离子注入的深度相同或相近，即需保证He离子的射程(R_p)在所述H离子注入的射程附近。本示例中，所述H离子和He离子共注入的能量为5keV～1000keV，H离子和He离子总注入剂量为1×10¹⁶ions/cm²～6×10¹⁷ions/cm²，H离子和He离子注入的温度为-50℃～700℃。

如图1及图7～9所示，步骤S3：提供支撑衬底5，将所述注入面31与所述支撑衬底5键合。

作为示例，所述支撑衬底5为硅基衬底，例如可以为硅等异质衬底。

作为示例，将形成有所述缺陷层4的III-V外延结构与所述支撑衬底5键合，且所述III-V外延结构的注入面31为键合面，即所述III-V外延层3的注入面31紧密贴合于所述键合衬底表面。

作为示例，执行步骤S3之后，还包括对所述III-V外延结构的键合面进行表面平坦化处理的步骤，以得到高质量键合。

作为示例，可以采用直接键合、介质层键合、金属键合或阳极键合间接键合工艺将步骤S2得到的结构与所述支撑衬底5键合。所述介质层键合工艺包括生长介质层键合工艺、聚合物键合工艺、熔融玻璃键合工艺及旋涂玻璃键合工艺。

如图1及图10～15所示，步骤S4：沿所述缺陷层4剥离部分所述III-V外延结构，使所述III-V外延结构的一部分转移到所述支撑衬底5上，以在所述支撑衬底5上形成III-V薄膜，获得III-V异质衬底。

具体的，如图10～15所示，将步骤S3得到的结构进行退火处理以沿缺陷层4将部分所述III-V外延结构从外延衬底1剥离，以得到高质量III-V薄膜6，并使得到的III-V薄膜6转移至硅基衬底上，得到硅基III-V异质集成衬底。其中，所述缺陷层4在III-V层3，缓冲层2或者III-V层3与缓冲层2的界面处。所述退火处理在真空环境下或在氮气、氧气及惰性气体中至少一种气体形成的保护气氛下进行，退火温度为50℃～1200℃，退火时间为2分钟～24小时。

在一示例中，将形成有缺陷层4的III-V外延结构进行退火处理，以实现部分所述III-V外延结构沿所述缺陷层4剥离。具体的，退火工艺在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行，退火温度为150℃～1200℃，退火时间为5分钟～24小时。在150℃～1200℃的退火过程中，注入离子(即H离子、He离子)会受热膨胀，增大其对原子施加的压强，进而促进部分所述III-V外延结构从缺陷浓度最大处实现剥离，以得到所述III-V薄膜6。

在另一示例中，首先，将形成有缺陷层4的III-V外延结构进行退火处理，退火工艺在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行，退火温度为150℃～1200℃，退火时间为5分钟～24小时；其次，退火处理后，在所述缺陷层4处施加横向机械力，以实现部分所述III-V外延结构沿所述缺陷层4剥离，以得到所述III-V薄膜6。由于部分所述III-V外延结构能否形成分离所需的缺陷密度由离子注入的剂量决定，因此，若只通过退火实现部分所述III-V外延结构自所述缺陷层4处分离，就需要在所述注入面31注入比较多或特定剂量的离子；而在所述缺陷层4处施加横向机械力，即使向所述注入面31离子注入的剂量比较小或有偏差，未能形成分离所需的缺陷密度，在外力的作用下亦可以实现部分所述III-V外延结构自所述缺陷层4处分离，即在所述缺陷层4处施加横向机械力可以降低离子总注入剂量，促进部分所述III-V外延结构自所述缺陷层4处剥离，得到所述III-V薄膜6，从而缩短了制备周期，节约了生产成本。

在另一示例中，首先，将形成有缺陷层4的所述III-V外延结构进行退火处理，退火工艺在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行，退火温度为150℃～1200℃，退火时间为5分钟～24小时；其次，退火处理后，保持退火温度，在所述III-V层3的注入面31沉积辅助材料层后快速冷却；其中，所述辅助材料层与所述III-V层3具有不同的热膨胀系数。

其中，所述辅助材料可以为与所述III-V层3热膨胀系数不同的任一种物质。优选地，本实施例中，所述辅助材料为高聚物。由于所述辅助材料与所述III-V层3具有不同的热膨胀系数，尤其是二者的热膨胀系数差异较大时，在快速冷却的过程中会在二者组成的结构中产生热应力，产生的热应力会使部分所述III-V外延结构在注入缺陷浓度最大处实现剥离。快速冷却的方式可以为但不仅限于随炉冷却。

由于所述III-V外延结构能否形成分离所需的缺陷密度由离子注入的剂量决定，因此，若只通过退火实现部分所述III-V外延结构自所述缺陷层4处分离，就需要在所述注入面31注入特定剂量的离子；而在所述注入面31沉积辅助材料层后快速冷却，使得二者形成的结构中产生热应力，即使向所述注入面31进行离子注入的剂量比较小，未能形成分离所需的缺陷密度，在所述热应力的作用下亦可以实现部分所述III-V外延结构自所述缺陷层4处分离，即在所述注入面31沉积辅助材料层并快速冷却可以降低离子总注入剂量，促进部分所述III-V外延结构自所述缺陷层4处剥离，以得到所述III-V薄膜6，进而缩短了制备周期，节约了生产成本。

作为示例，执行步骤S4之后，还包括对所述III-V异质衬底进行表面平坦化处理的步骤，以去除表面残留的缓冲层2和/或被注入离子破坏的低质量III-V层3，以得到高质量硅基III-V异质衬底。

作为示例，上述平坦化处理的方法可以为但不仅限于化学腐蚀法或化学机械抛光法。

综上所述，本发明利用离子注入剥离技术结合外延生长技术制备大尺寸III-V异质衬底，突破了现有III-V晶片尺寸的限制，成功制备了大尺寸硅基III-V异质衬底，降低了制备成本。本发明通过外延生长技术获得大尺寸III-V外延结构，再剥离部分所述III-V外延结构，使所述III-V外延结构的一部分转移到所述支撑衬底上，以在所述支撑衬底上形成III-V薄膜，所述III-V薄膜与支撑衬底通过键合的方式集成，因此对晶格匹配度几乎没有要求，III-V薄膜与支撑衬底材料的选择更为灵活，得到的III-V薄膜的晶体质量和性能与直接外延生长得到的III-V薄膜相当。与传统直接在支撑衬底上外延生长III-V薄膜得到的薄膜材料不同，本发明采用键合方式可以将缺陷控制在界面处附近极小的厚度范围内，III-V薄膜内部晶格质量不受影响，即使剥离的III-V薄膜厚度很小，也能够保证材料性能；而且可以在同一硅基衬底上同时集成不同种类的III-V薄膜和其它半导体薄膜材料，且各薄膜材料的性能不受制备过程的影响，极大地提高器件的集成度与设计的灵活度。本发明中离子注入的深度可以由离子注入能量决定，可以在III-V层、缓冲层或者所述III-V层与所述缓冲层的界面处形成缺陷层，可以有效地降低剥离及转移III-V薄膜所需的离子总注入剂量，进而缩短了制备周期，节约了生产成本。本发明中采用的共离子注入，可以有效地降低剥离及转移III-V薄膜所需的离子总注入剂量，进而缩短了制备周期，节约了生产成本；同时，使用该方法还可以解决部分材料使用单一离子注入无法实现剥离的问题。

所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。