用于抑制噪音的芯片上电磁带隙（EBG）结构的制作方法
本发明的实施例总体涉及半导体领域，更具体地，涉及电磁带隙(ebg)结构。
背景技术：
在过去的几十年中，半导体工艺通过缩小最小特征尺寸已经持续地改进集成电路(ic)的处理能力和功耗。这促进了具有低工作电压和高时钟速率的高速片上系统(soc)和系统级封装件(sip)的发展和持续改进。这样的soc和sip随着物联网(iot)和先进的通信系统(诸如第四和第五代无线通信系统)的出现而越来越重要。
技术实现要素：
根据本发明的一个方面，提供了一种集成电路(ic)管芯，包括：电源网格和接地网格，堆叠在覆盖半导体衬底的后道制程(beol)区域内；电感器，布置在所述电源网格和所述接地网格的上方，其中，所述电感器包括多个彼此堆叠并且端对端连接的多个电感器段以限定所述电感器的长度；以及电容器，位于所述电源和接地网格下方；其中，所述电容器和所述电感器串联连接，并且，所述电容器和所述电感器的各自的终端分别连接至所述电源网格和所述接地网格。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个实施例。应该注意，根据工业中的标准实践，各个部件没有被按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以被任意增加或减少。
图1示出了用于抑制噪音的电磁带隙(ebg)结构的一些实施例的截面图。
图2示出了图1的ebg结构的一些实施例的电路图模型。
图3示出了图1中的用于ebg结构的隔离响应曲线的一些实施例的图。
图4示出了图1的ebg结构的一些更详细的实施例的截面图。
图5示出了图1的ebg结构的一些更详细的实施例的立体图。
图6示出了图5的ebg结构的截面图。
图7a至图7h示出了图1的一个电感器的各种实施例的顶视图。
图8示出了图1的ebg结构的一些更详细的实施例的立体图。
图9示出了图8的电感器的截面图。
图10示出了图1的网结构的一些实施例的顶视图。
图11a和图11b示出了图1的电容器的各种实施例的截面图。
图12示出了包括一个或多个ebg结构的集成电路(ic)的一些实施例的框图。
图13a和图13b分别示出了图12的ebg结构的一些实施例的顶视图和底视图。
图14a、图14b，以及图15至图17示出了ebg结构处于制造的各个阶段处的一些实施例的截面图。
图18示出了用于制造ebg结构的方法的一些实施例的框图。
具体实施方式
本发明提供了许多不同的实施例或实例，用于实现本发明的不同特征。下文中，将描述组件和布置的具体实例，以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在各个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身并不表示所讨论的实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
电源分配网络使用电源和接地面将电源电压和接地电压从集成电路(ic)芯片的引脚分配至ic芯片中的多个器件。在高速系统芯片(soc)和系统级封装件(sip)，随着时钟速率的不断增大以及工作电压的不断减小，信号完整性(si)和电源完整性(pi)对于整体的数据传输速率变得越来越重要。然而，电源平面和接地平面上的电磁干扰(emi)、电源波动以及地弹噪声(gbn)(亦称，同步开关噪声(ssn))不断劣化si和pi。pi的劣化可能引起大开关电流在电压和接地平面中流动，这可能劣化ic芯片内的器件的性能和稳定性。
许多防止电源分配网络上的噪声的解决方案依赖于基于印刷电路板(pcb)的解决方案，这些方案没有与soc和sip集成。然而，这些解决方案增加了成本并且占用更多的面积。对于前述挑战，其他与soc和sip集成的解决方案通常在电源和接地平面之间应用芯片上去耦电容器。去耦电容器在电源和接地平面之间形成低阻抗路径，这改进了si和pi。然而，由于有限的引线电感，去耦电容器在高频(诸如大于大约1或2千兆赫(ghz))下效率不高。
本申请针对在soc和sip内使用的电磁带隙(ebg)结构。在一些实施例中，ebg结构包括在ebg结构的后道制程(beol)区域内堆叠的电源网格和接地网格，并且还包括集成进入beol区域且位于电源和接地网格上方的电感器。电源网格和接地网格共享共同的占用空间并且可以具有彼此对齐的边缘或几何中心。电感器具有环形占用空间(例如，方形或矩形环形的占用空间)，并且包括多个彼此堆叠且通过金属间通孔端对端连接的电感器段。此外，ebg结构包括集成至ebg结构的beol区域内或集成至位于beol区域下方的前道制程(feol)区域的电容器。
ebg结构有利地通过电感器和电容器的串联连接提供了低电感噪音路径以过滤来自电源和接地网格的噪音。当ebg结构具有低工作电压和/或高时钟速率时，这形成了良好的si和pi。此外，ebg结构有利地允许在不增加面积情况下稳定的地调节滤波器的中心频率。甚至，ebg结构可以有利地与附加的ebg结构结合以改进噪音抑制。
参考图1，提供了ebg结构的一些实施例的截面图100。ebg结构包括被配置为抑制特定频带内的不必要的噪声(例如，电磁波)传播至ebg结构的电源和接地平面的周期性结构。如图所示，ebg结构包括半导体衬底102和布置在半导体衬底102上方的beol区域104。beol区域104包括多个互相堆叠的层间介电(ild)层106、108。此外，beol区域104包括布置在ild层106、108之间的电源分配网络和电感器110。
电源分配网络包括在ild层106、108之间堆叠并且在输入节点116(仅有其中被标记的一个)处分别地连接至电源115的终端的电源网112和接地网114。例如，电源网112可以包括一个或多个的金属层并且被配置为提供供电电压至半导体衬底102内的诸如晶体管的半导体器件117。例如，接地网格114可以包括一个或多个的金属层并且连接至接地端118。此外，接地网格114被配置为向半导体器件117提供接地。半导体器件117的终端t1,d、t2,d在输出节点119(仅有其中被标记的一个)处连接至电源和接地网格112、114。在一些实施例中，接地网格114通过介电材料与电源网格112间隔开，介电材料覆盖接地网格114并且在电源网格112的底部表面与接地网格114的顶部表面之间延伸。
电感器110布置在电源分配网络的上方，并且与在跨线(inter-line)节点121(仅有其中被标记的一个)之间的一个或多个电容器120的组串联连接。电感器110的第一终端t1,i连接至电源网格112，而电感器110的第二终端t2,i连接至电容器120。在一些实施例中，电感器110可以包括布置在ild层106，108之间的一个或多个金属层。电容器120位于电源分配网络下方，并且布置在beol区域104、半导体衬底102中，或者分配在beol区域104和半导体衬底102之中。电容器120包括一个或多个电连接至电感器110的第二终端t2,i相应的连接第一终端t1,c。并且进一步包括一个或多个连接至接地网格114的相应的第二终端t2,c。
在输入和输出节点116、119之间，电源和接地网格112、114的区域限定传输线(或者区域)122、124。第一传输线122布置在输入节点116和跨线节点121之间，并且第二传输线布置在跨线节点121和输出节点119之间。在一些实施例中，例如，传输线122、124可以被建模为寄生元件的电阻-电抗-电容(rlc)电路。
ebg结构有利地过滤或者以其他方式抑制电源和接地网格112、114上的噪声频带，产生良好的si和pi。例如，ebg结构可以抑制由通过穿过互联网(例如，布置在beol区域104内)的高速信号而产生的噪音，和/或抑制由半导体衬底102内器件的切换产生的噪音，以防止影响电源和接地网112和114。此外，电感器110和电容器120使得频带以高频为中心，诸如超过1或2ghz的频率，这有利于具有高时钟频率和低操作电压的soc和sip。甚至，电感器110和电容器120的特性(例如，尺寸、电感、电容等)可有利地被改变，以在基本上不增加面积的情况下易于改变频带的中心。
参照图2，提供了对图1的ebg结构的一些实施例进行建模的电路图200。如图所示，电源115通过一对传输线122、124连接至半导体器件117，这对传输线将输入端连接至输出端。电源115在输入节点116处连接至传输线对的第一传输线122，并且半导体器件117在输出节点119处连接至传输线对的第二传输线124。输入和输出节点116、119相当于图1的电源和接地网格112、114上的位置，其中，电源115和半导体衬底117连接至电源和接地网格112、114。
传输线122、124在跨线节点121处彼此连接，跨线节点121位于传输线122、124的中间。跨线节点121对应于图1的电源和接地网格112、114上的位于输入和输出节点116、119之间的位置。此外，传输线122、124对应于图1的电源和接地网格112、114的位于节点116、119、121位置之间的区域。例如，第一传输线122可以对应于图1的电源和接地网格112、114的位于输入节点116和跨线节点121位置之间的区域。在一些实施例中，传输线122、124被建模为布置在电阻器-电感器-电容器(rlc)电路中的寄生元件(图1中未示出)。例如，传输线122、124可以包括在输入和输出节点116、119之间端对端连接的相应的电阻器214和电感器216，以及连接在接地端118与相应的电阻器-电感器对的内部节点之间的相应的电容器218。
串联谐振器220连接至跨线节点121，并且包括与一个或多个电容器120的组串联连接的电感器110。在一些实施例中，电感器110具有大约0.1纳亨的电感，和/或电容器120具有大约0.3皮法的总电容。串联谐振器220有利地为传输线122、124上的噪音提供噪音路径，从而移除来自传输线122、124的噪音。在一些实施例中，串联谐振器220在角频率w处的阻抗zw被计算为
虽然未示出，但在其它实施例中，可以采用多个串联谐振器以提高噪音的抑制和/或隔离。在这样的实施例中，n+1根传输线从在输入和输出节点208、210之间从输出端至输入端顺序连接，其中，n是串联谐振器的数量。此外，串联谐振器连接至对应的传输线对之间的对应的跨线节点。如上所述，传输线相当于图1的电源和接地网格112、114的区域，并且可以建模为rlc电路。
参考图3，图300示出了图1中的ebg结构的隔离响应曲线302的一些实施例。隔离响应曲线302描述了以分贝为单位，并且根据频率(以ghz为单位)的噪声隔离(即，衰减或抑制)。如图所示，ebg结构具有3.3ghz左右的谐振频率fres(例如，峰值隔离的频率)。通过调整电感器的电感和/或电容器的电容，谐振频率fres可以根据需要调整。此外，通过增加ebg结构的数量，隔离可以被增强。
参考图4，提供了图1的ebg结构的一些更详细实施例的截面图400。如图所示，feol区域402包括半导体衬底102和布置在半导体衬底102上侧的器件区域404。例如，半导体衬底102可以是诸如块状硅衬底的块状半导体衬底或绝缘体上硅(soi)衬底。例如，器件区域404包括诸如晶体管、电容器、二极管、存储单元等的电子器件。
beol区域104布置在feol区域402上方。beol区域104包括多个ild层106、108、406和多个金属层408、410、412、414。例如，ild层106、108、406互相堆叠并且可以是低k介电材料(即，介电常数小于约3.9的介电材料)或诸如二氧化硅的氧化物。金属层408、410、412、414包括诸如金属线415和接触焊盘的金属部件，并且在ild层106、108、406之间互相堆叠。此外，金属层408、410、412、414通过金属间通孔416互连并且通过接触通孔418连接至器件区域404。为简单起见，仅标明一个金属间通孔416和一个接触通孔418。例如，金属层408、410、412、414和金属间和/或接触通孔416、418可以是铜、铝铜、铝，或者其它材料。
电感器110布置在金属层408、410、412、414中。在一些实施例中，电感器110布置在金属层408、410、412、414的一个或多个最顶层中。此外，在一些实施例中，电感器110布置在金属层408、410、412、414的多层中。例如，电感器110可以相当于2个或者3个最顶金属层的重叠区域。多层可以被配置为增加电感器110的厚度，这增大了电感器110的品质因数和/或电阻。可选的，多层可以被配置为增加电感器110的长度，这增加了电感器110的电感。
电源网格112和接地网格114堆叠在beol区域104中且位于电感器110下。此外，在一些实施例中，电源网格112覆盖接地网格114。在其他实施例中，接地网114覆盖电源网112。电源和接地网格112、114布置在金属层408、410、412、414的两个层中。例如，电源和接地网格112、114相当于两个金属层的重叠区域。在一些实施例中，电源和接地网格112、114彼此相邻而无中间金属层。在一些实施例中，电源和接地网格112、114通过一个或多个中间金属层间隔开。电源和接地网格112、114连接至诸如直流(dc)或者交流(ac)电源的电源115的相应终端。此外，接地网格114连接至接地端118，并且电源网格112连接至电感器110的第一终端。在一些实施例中，电源网格112通过金属间通孔416和/或其它金属层(未示出)电连接至电感器110的第一终端。
一个或多个电容器120位于电源和接地网格112、114的下方，并且连接在电感器110和接地网格114之间。在一些实施例中，电容器120通过金属间通孔和/或接触通孔416、418和/或金属层408、410、412、414连接在电感器110和接地网格114之间。电容器120包括一个或多个beol电容器和/或一个或多个feol电容器。例如，beol电容器布置在beol区域104中并且包括金属-氧化物-金属(mom)电容器和/或金属-绝缘体-金属(mim)电容器。例如，feol电容器布置在feol区域402中并且包括金属-氧化物-半导体(mos)电容器、mos变容管，或者基于二极管的电容器。
在一些实施例中，电容器120包括覆盖栅极介电结构422的栅极结构420，衬垫栅极结构420的侧壁的间隔件结构424，横向间隔且位于沟道区428(位于栅极结构420下方)相对两侧的源极/漏极区域426。例如，源极/漏极区域426可以是半导体衬底102的掺杂区域，和/或电连接至接地网格114。例如，栅极介电结构422可以是二氧化硅或者其它一些介电质，并且间隔件结构424例如可以是氮化硅或者其它的一些介电质。例如，栅极结构420可以电连接至电感器110，和/或例如可以是掺杂多晶硅或者金属。
参考图5，提供的图1的ebg结构的一些其它更详细的实施例的立体图500。如图所示，电感器110布置在电源和接地网格112、114的上方并且，在一些实施例中，电感器110呈类似于字母“g”的形状。电感器110可以通过beol区域104的多个电感器金属层502、504、506限定。有利地，使用多个电感器金属层502、504、506来限定电感器110增大了电感器110的厚度，这增大了电感器110的品质因数和/或电阻。在一些实施例中，电感器金属层502、504、506是beol区域104的最顶金属层。此外，在一些实施例中，电感器金属层502、504、506共享一个共同的占用空间(footprint)，和/或通过布置在其中的一个或多个电感器金属间通孔508、510间隔开和互连。例如，电感器金属间通孔508、510可以是共享共同的占用空间。在其它实施例中，电感器金属层502、504、506的占用空间是不同的。此外，在其它实施例中，电感器金属间通孔508、510占用空间是不同的。
电源和接地网格112、114在电感器110的下方互相堆叠。在一些实施例中，电源和接地网格112、114共享一个共同的占用空间。在其它实施例中，电源和接地网格112、114的占用空间是不同的。此外，在一些实施例中，电源网格112布置在接地网格114的上方。在其他实施例中，接地网114布置在电源网112上方。电源和接地网格112、114包括以行和列布置的开口512的网格。在一些实施例中，电源网格112的开口与接地网格114的开口共享一个共同的占用空间，和/或者与接地网格14的相应开口对齐(例如，通过几何方向心、宽度方向中心(width-wisecenters)或者边缘)。电源和接地网格112、114电连接在电源115之间。此外，电源网格112通过电感器-电源金属间通孔514电连接至电感器110的第一端，并且接地网格114电连接至接地端118。
一个或多个电容器120位于电源和接地网格112、114下方。在一些实施例中，电容器120布置在半导体衬底102中、在beol区域104中，或者分配在半导体衬底102和beol区域104之间。各电容器120共同地连接在接地网格114与电感器110的相对于第一端的第二端之间。例如，电容器120可以是通过一个或多个电容器-电感器金属间通孔516和/或一个或多个金属层连接至电感器110的第二端。
参考图6，提供图5的电感器110的一些实施例的截面图600。如图所示，电感器110包括多个电感器金属层502、504、506和一个或者多个布置在电感器金属层502、504、506之间的电感器金属间通孔508、510。在一些实施例中，电感器110的最顶部电感器金属层506具有超过一个或者多个下方电感器金属层504、506的厚度thm,und的厚度thm,top，和/或最顶部电感器金属层506具有比下方电感器金属层504、506更低的电导率。此外，在一些实施例中，电感器110的最顶部电感器金属间通孔510具有超过下方的电感器110的任何电感器金属间通孔508的厚度thv,und的厚度thv,top，和/或具有比下方的电感器110的任何电感器金属间通孔508更低的电导率。
电感器110的第一端电连接至电感器-电源金属间通孔514，并且电感器110的第二端电连接电容器-电感器金属间通孔516、602。电感器-电源金属间通孔514将电感器110电连接至下面的电源网格112，并且电容器-电感器金属间通孔516、602将电感器110电连接至下面的电容器(未示出)。在一些实施例中，电感器-电源金属间通孔514和/或电容器-电感器金属间通孔516、602比电感器金属间通孔508、510薄，和/或具有比电感器金属间通孔508、510更低的电导率。此外，在一些实施例中，电感器-电源金属间通孔514和/或第一电容器-电感器金属间通孔516比在其下的第二电容器-电感器金属间通孔602厚，和/或具有比第二电容器-电感器金属间通孔602更高的电导率。
电源网格112位于电感器110的下方并且相邻于接地网格114。在一些实施例中，电源和接地网格112、114比电感器金属层502、504、506薄。此外，在一些实施例中，电源和接地网格112、114具有比电感器金属层502、504、506更低的电导率。
继续参考图7a至7h，提供了图1的电感器110的各种实施例的顶视图700a至700h。
如通过图7a示出的，提供g形电感器110a。g形电感器110a根据字母“g”成形并且在第一和第二端702a、704a之间延伸。g形电感器110a的侧壁限定沟槽706a，在一些实施例中，沟槽706a根据字母“c”成形。沟槽706a的第一端被g形电感器110a的侧壁包围，而沟槽706a的相对于第一端的第二端则敞开。在一些实施例中，沟槽706a的宽度wg沿着沟槽706a的长度基本上一致。
如通过图7b示出的，提供螺旋电感器110b。螺旋电感器110b从位于螺旋电感器110b中心处的第一端702b延伸至在螺旋电感器110b外围处的第二端704b，同时从螺旋电感器110b的中心向外螺旋。在一些实施例中，螺旋电感器110b螺旋环绕中心大约660至720度。螺旋电感器110b的侧壁限定了螺旋沟槽706b，该沟槽在第一端处被包围而在相对的第二端敞开。在一些实施例中，沟槽706a的宽度ws沿着沟槽706a的长度基本上均匀。
如图7c示出的，提供c形电感器110c。c形电感器110a根据字母“c”成形并且在第一和第二端702c、704c之间延伸。在一些实施例中，c形电感器110c包括一对互相平行且正交于第二线段部710的第一线段部708。
如图7d示出的，提供曲径电感器110d。曲径电感器110d通过在垂直于轴线712的方向上往复重复延伸而在第一端702d和第二端704d之间弯曲，同时在每个往复延伸714之前和/或之后平行于轴线712的方向延伸。在一些实施例中，往复延伸714之间的距离d(沿着轴线712)基本上均匀，和/或往复延伸714的几何中心沿着轴线712对准。此外，在一些实施例中，往复延长714共享共同的占用空间。
在一些实施例中，图7a至图7d的形状可以被复制和组合成复合电感器以增大电感。例如，图7a的g形电感器的多个实例可以组合为复合电感器。
如图7e示出的，提供对称的双螺旋电感器110e。对称双螺旋电感器110e关于轴线716对称，轴线716平分对称的双螺旋电感器110e的宽度wsds。此外，对称的双螺旋电感器110e包括互相横向相邻的一对螺旋区域718a、720a。螺旋区域718a、720a从对称的双螺旋电感器110e的相对两端702e、704e以相反的方向向外螺旋，相对两端702e、704e布置在螺旋区域718a、720a的中心处。在向外螺旋后，螺旋区域718a、720a在螺旋区域718a、720a之间的共同位置722a汇合。在一些实施例中，螺旋区域718a、720a分别具有参考图7b所述的螺旋结构。
如图7f示出的，提供非对称的双螺旋电感器110f。非对称的双螺旋电感器110f关于轴线716非对称，轴线716将非对称的双螺旋电感器110f的宽度wads的平分。此外，非对称的双螺旋电感器110f包括彼此横向相邻的一对螺旋区域718b、720b。螺旋区域718b、720b从非对称的双螺旋电感器110f的相对两端702f、704f以相同的方向向外螺旋，该相对两端702f、704f布置在螺旋区域718b、720b的中心处。在向外螺旋后，螺旋区域718b、720b在螺旋区域718b、720b之间的共同位置722b处汇合。在一些实施例中，螺旋区域718b、720b分别具有参考图7b所述的螺旋结构。
如图7g示出的，提供对称的双曲径电感器110g。对称的双曲径电感器110g关于轴线712对称，轴线712平分对称的双曲径电感器110g的宽度wsdm。此外，对称的双曲径电感器110g包括互相横向相邻的一对曲径区域724a、726a。曲径区域724a、726a从对称的双曲径电感器110g的相应端702g、704g蜿蜒至曲径区域724a、726a之间的共同位置722c。曲折蜿蜒包括在垂直于轴线712的方向上重复往复延伸，同时在每个往复延伸之前和/或之后在平行于轴线712的方向上延伸。在一些实施例中，对称的双曲径电感器110g的端702g、704g位于对称的双曲径电感器110g的共同侧和/或横向相对的拐角处，和/或共同位置722c位于对称的双曲径电感器110g的与共同侧相对的一侧。在一些实施例中，曲径区域724a、726a分别具有如图7d所描述的曲径结构。
如图7h示出的，提供非对称的双曲径电感器110h。非对称的双曲径感器110h关于轴线712非对称，轴线712平分非对称的双曲径电感器110h的宽度wadm。此外，非对称的双曲径电感器110h包括互相横向相邻的一对曲径区域724b、726b。曲径区域724b、726b从非对称的双曲径电感器110h的相应端702h、704h蜿蜒至曲径区域724b、726b之间的共同位置722d。曲折蜿蜒包括在垂直于轴线712的方向上重复往复延伸，同时在每个往复延伸之前和/或之后在平行于轴线712的方向上延伸。在一些实施例中，非对称的双曲径电感器110h的端702h、704h位于非对称的双曲径电感器110h的相对两侧和/或位于相对的对角上，和/或共同位置722d布置在相对两侧之间。此外，在一些实施例中，曲径区域724b、726b分别具有如图7d所描述的曲径结构。
在一些实施例中，图7a至图7h的电感器110a至110h可以不同的组合来组合以增大电感。例如，图7a的g形电感器110a可以与图7d的曲径电感器110d结合。此外，在一些实施例中，图7a至图7h的电感器110a至电感器110h具有均匀地线宽(例如，大约5至10微米)，和/或通过端对端布置(例如，以约90°角度)的多个线段限定。
参考图8，提供了图1的ebg结构的一些更详细实施例的立体图800。如图所示，电感器110布置在电源和接地网格112、114上方并且通过beol区104的多个互相堆叠的电感器金属层802、804、806限定。在一些实施例中，电感器110具有环形(例如，正方形环状)占用空间和/或基本上均匀地线宽度。例如，具有基本上均匀的线宽的电感器110可以横向围绕中心开口807。此外，在一些实施例中，电感器金属层802、804、806是beol区域104的最顶金属层。
电感器金属层802、804、806包括相应的电感器段808，电感器段808是电感器金属层802、804、806的细长而连续的区域。例如，电感器段808可以是根据图7a至图7h的电感器110a至110h的一个或者多个而分别成形。此外，例如，不同电感器金属层802、804、806的电感器段808可以端对端布置以分别和/或共同限定向内的螺旋和/或环状结构(例如，正方形环状结构)。电感器段808通过布置在电感器金属层802、804、806之间的一个或者多个电感器金属间通孔814、816串联连接在电感器110的第一端810(或者终端)和电感器110的第二端812(或者终端)之间，使得电感器110的长度横跨三个维度。在一些实施例中，电感器段808通过电感器通孔814、816端对端连接和/或通过电感器段808的端部重叠来连接。此外，在一些实施例中，电感器段808被连接为使得电流以共同的方向从电感器110的第一端810流动至电感器110的第二端812。有利地，将电感器110的长度分配在多个电感器金属层802、804、806之中使得在不增加占用空间尺寸的情况下增加电感器110的电感。
电源和接地网格112、114位于电感器110下方。电源网格112电连接至电感器110的第一端810，并且接地网格114电连接至接地端118。此外，一个或多个电容器120位于电源和接地网格112、114的下方，并且共同地连接在电感器110的第二端812与接地网格114之间。
参照图9，提供了图8的电感器110的一些实施例的立体图900。如图所示，电感器110的第一电感器金属层806包括第一外侧电感器段902和第一内侧电感器段904。第一外侧电感器段902横向围绕第一内侧电感器段904，并且第一内侧电感器段904向内螺旋。例如，第一内侧电感器段904可以向内螺旋660至720度。在一些实施例中，第一内侧电感器段904和/或第一外侧电感器段902具有环形(例如，方形或者矩形环形)占用空间。
第二电感器金属层804位于第一电感器金属层806下方，并且包括第二和第三外侧电感器段808、906以及第二内侧电感器段908。第二和第三外侧电感器段808、906横向围绕第二内侧电感器段908。此外，第二外侧电感器段906向内螺旋。例如，第二外侧电感器段906可以向内螺旋660至720度。第二内侧电感器段908衬垫第二外侧电感器段906的侧壁。在一些实施例中，第二内侧电感器段908和/或第二外侧电感器段906具有环形占用空间。
第三电感器金属层802位于第二电感器金属层804下方并且包括第四外侧电感器段910。第四外侧电感器段910向内螺旋并且，在一些实施例中，向内螺旋大约660至780度。在一些实施例中，第四外侧电感器段910具有环形占用空间。
电感器段808、902至910在电感器110的第一和第二端810、812之间串联连接。电感器110的第一端810通过第一外侧电感器段902的第一端限定，并且电感器110的第二端812通过第三外侧电感器段808的第一端限定。电感器段808、902至910通过在第一、第二以及第三金属电感层802、804、806之间布置的电感器金属间通孔814、816串联连接。
在一些实施例中，如下所述，电感器段808、902至918在电感器110的第一和第二端810、812之间串联连接。第一电感金属间通孔814电连接第一外侧电感器段902的第二端至第二外侧电感器段906的第一端。第二电感金属间通孔912电连接第一内侧电感器段904的第一端至第二外侧电感器段906的第二端。第三电感金属间通孔914电连接第一内侧电感器段904的第二端至第二内侧电感器段908的第一端。第四电感金属间通孔816电连接第三外侧电感器段808的第二端至第四外侧电感器段910的第一端。第五电感金属间通孔916电连接第二内侧电感器段908的第二端至第四外侧电感器段910的第二端。
参考图10，提供了用于图1的电源和/或接地网格112、114的网格结构的一些实施例的顶视图1000。如图所示，例如，网格结构包括以行和列布置(诸如图所示的5行和5列)的多个邻接网格段部1002、1004(即，区域)。网格段部1002、1004横向围绕相应的开口1106，并且在一些实施例中，共享共同的占用空间。例如，网格段部1002、1004可以共享方形环形形状的占用空间。此外，在一些实施例中，围绕开口1006的网格段部1002、1004包括基本上均匀的厚度thgs。
在网格结构用于在电源和负载(未示出)之间传输电源的一些实施例中，网格结构被配置作为阻抗匹配网络以在大频率范围内将电源与负载匹配。例如，网格结构的材料和/或网格结构的密度(例如，材料面积与开口面积的比例)可以被调整以用于阻抗匹配。在一些实施例中，例如，网格结构是金属和/或网格结构的材料密度是大约40-60％，诸如大约50％。
继续参考图11a和图11b，提供了图1的电容器120的各种实施例的截面图1100a、1100b。
如图11a示出的，mos变容管120a布置在半导体衬底102的上侧且位于具有第一掺杂类型(例如，n-型或者p-型)的掺杂区域内。例如，半导体衬底102的基体可以具有第一掺杂类型并且mos变容管120a可以直接地布置在半导体衬底102的基体中。又例如，半导体衬底102可以包括具有第一掺杂类型的器件阱区域(未示出)和mos变容管120a可以直接布置在器件阱区域中。此外，在一些实施例中，mos变容管120a被第一隔离区域1102a横向环绕。例如，第一隔离区域1102a可以是浅沟槽隔离(sti)或者深沟槽隔离(dti)区域，和/或例如，第一隔离区域1102a可以具有环形形状占用空间。
mos变容管120a包括两者共有第二掺杂类型的第一阱区域1104a和第二阱区域1106a，第二掺杂类型与第一掺杂类型相反。第一阱区域1104a邻接半导体衬底102的上部表面，并且在一些实施例中，被第二隔离区域1108横向环绕。例如，第二隔离区域1108可以是sti区域，和/或可具有环形占用空间。第二阱区域1106a深埋在第一阱区域1104a的下方并且具有比第一阱区域1104a更高的掺杂浓度，以有利于限定用于减少漏电流的高结势垒。
栅极1110布置在第一阱区域1104a上方，并且通过栅极介电结构1112与第一阱区域1104a间隔开。此外，栅极1110和栅极介电结构1112的侧壁通过间隔件结构1114衬垫。在一些实施例中，间隔件结构1114横向围绕栅极1110和栅极介电结构1112和/或具有环形的占用空间。例如，栅极1110可以是掺杂的多晶硅，并且在一些实施例中，栅极1110电连接至图1中的电感器110。
具有第二掺杂类型的第一接触区域1115a布置在第一阱区域1104a中且位于栅极1110a的相对两侧。第一接触区域1115a具有比第一阱区域1104a更高的掺杂浓度，并且在一些实施例中，第一接触区域1115a被第一硅化物结构1118至少部分覆盖。此外，在第一和第二隔离区域1102a、1108之间的具有第一掺杂类型的一个或多个第二接触区域1120a布置在半导体衬底102的基体或者器件阱区域中。第二接触区域1120a具有比半导体衬底102的基体或器件阱区域更高的掺杂浓度，并且在一些实施例中，第二接触区域1120a被第二硅化物结构1122至少部分覆盖。此外，在一些实施例中，第二接触区域1120a包括横向围绕第一阱区域1104a和/或具有环形形状占用空间的单个第二接触区域。硅化物结构1118、1122和/或接触区域1112a、1120a电连接在一起，并且在一些实施例中，电连接至图1的接地网格114。
如图11b示出的，mos变容管120b布置在半导体衬底102的上侧上，并且包括第一阱区域1104b和第二阱区域1106b。第一阱区域1104b邻接半导体衬底102的上部表面并且具有第一掺杂类型。此外，在一些实施例中，第一阱区域1104b被隔离区域1102b横向环绕。例如，隔离区域1102b可以是sti区域和/或具有与第一掺杂类型相反的第二掺杂类型的掺杂区域。第二阱区域1106b深埋入第一阱区域1104b下方并且具有第二掺杂类型。在一些实施例中，第二阱区域1106b具有比第一阱区域1104b和/或隔离区域1102b更高的掺杂浓度。
栅极1110布置在第一阱区域1104b上方，并且通过栅极介电结构1112与第一阱区域1104间隔开。此外，栅极1110的侧壁和栅极介电结构1112的侧壁被间隔件结构1114衬垫。
具有第二掺杂类型的第一接触区域1115b布置在第一阱区域1104b中且位于栅极1110a的相对两侧。第一接触区域1115b具有比第一阱区域1104b更高的掺杂浓度，并且在一些实施例中，第一接触区域1115b被第一硅化物结构1118至少部分覆盖。此外，具有第一掺杂类型的一个或多个第二接触区域1120b布置在第一阱区域1104b中。第二接触区域1120b具有比第一阱区域1104b更高的掺杂浓度，并且在一些实施例中，第二接触区域1120b被第一硅化物结构1122至少部分覆盖。此外，在一些实施例中，第二接触区域1120b包括横向围绕第一接触区域1115b和/或具有环形形状占用空间的单个第二接触区域。硅化物结构1118、1122和/或接触区域1112b、1120b电连接在一起，并且在一些实施例中，电连接至图1的接地网格114。
参照图12，提供了ic管芯的一些实施例的框图。例如，ic管芯可以使用在soc和/或sip内。如图所示，ic管芯包括一个或者多个根据上述实施例的ebg结构1202a至1202d，以抑制在ebg结构1202a至1202d的电源和接地网格上的噪音。ebg结构1202a至1202d的电源和接地网格连接至电源115，并且一个或者多个负载202连接至电源和接地网格。
在ebg结构1202a至1202d包括多个ebg结构的一些实施例中，ebg结构1202a至1202d以行和列布置，其中，ebg结构1202a至1202d的电源网格互连，并且ebg结构1202a至1202d的接地网格互连。此外，在ebg结构1202a至1202d包括多个ebg结构的一些实施例中，ebg结构1202a至1202d的电源网格可以一起集成为共同的电源网格，和/或ebg结构1202a至1202d的接地网格可以一起集成为共同的接地网格。多个ebg结构的使用有利地提高了抑制电源和接地网格上的噪音。
继续参考图13a和图13b，提供了图12的ebg结构的一些实施例的顶视和底视图1300a、1300b。
如图13a示出的，例如，噪音抑制结构包括多个ebg结构1202a至1202d，诸如示出的4个ebg结构。ebg结构1202a至1202d包括布置在电源网格112上方的单独的电感器1302、1304，并且还包括布置在电感器1302、1304下方的单独的电容器(未示出)。电感器1302、1304包括电连接至电源网格112的第一端1306、1308，并且还包括电连接至电容器的第二端1310、1312。在一些实施例中，根据图10的网格结构配置电源网格112。此外，在一些实施例中，根据图5、图7a至图7h或者图8的实施例配置电感器1302、1304。
如图13b示出的，接地网格114位于电源网格112(参见图13a)下方并且电连接至电容器(未示出)，使得电容器在电感器1302、1304和接地网格114之间连接。接地网格114通过介电层(未示出)与电源网格112间隔开，并且在一些实施例中，根据图10的网格结构配置接地网格114。
电源115连接在电源和接地网格112、114(分别参加图13a和图13b)之间，使得电源和接地网格112、114作为连接至电源和接地网格112、114的负载(未示出)的传输线。如上面注明的，可以调整电源和接地网格112、114的诸如材料密度的参数以匹配阻抗。此外，电感器1302、1304在电源115与负载之间的点处连接至电源网格112以抑制噪音。虽然单个ebg滤波器能有效抑制噪音，但多个ebg滤波器有利地增强了噪声抑制。
继续参考图14a、图14b以及图15至图17，提供了ebg结构在制造的各个阶段的一些实施例的截面图1400a、1400b、1500至1700。此外，图14a和图14b涉及形成用于ebg结构的电容器的可选实施例。
如图14a示出的，feol电容器120c形成在半导体衬底102的上侧中。例如，半导体衬底102可以是块状硅衬底或soi衬底。例如，feol电容器120c可以是n-型或者p-型mos电容器、n-型或者p-型mos变容管或者n-型或者p-型的基于二极管电容器。例如，基于二极管电容器可以基于栅控二极管或者sti二极管。
在一些实施例中，形成feol电容器120c的工艺包括顺序沉积或以其它方式形成堆叠在半导体衬底102上方的第一介电层和导电层。对导体和第一介电层执行选择性蚀刻以分别地形成栅极结构420和栅极介电结构422。共形沉积或者其他方式形成衬垫栅极和栅极介电结构420、422的第二介电层，并且随后将其回蚀以形成衬垫栅极和栅极介电结构420、422的侧壁的间隔件结构。随着间隔件结构424的形成，在栅极和栅极介电结构420，422的相对两侧上注入或以其他方式形成源极/漏极区域426以限定位于栅极和栅极介电结构420，422之下的沟道区428。
还如图14a示出的，多个ild层406、1402和多个金属层408、1404在feol电容器120c上方堆叠形成。例如，ild层406、1402可以是低κ电介质或氧化物。此外，ild层406、1402可以分别通过例如包括ild沉积，然后是对沉积进行平坦化(例如，化学机械抛光(cmp))的工艺形成。例如，金属层408、1404包括诸如金属线415的金属部件并且形成在ild层406、1402之间。例如，金属层408、1404可以由铝铜、铜，或者一些其它金属形成。此外，例如，金属层408、1404可以分别通过包括金属沉积，然后对金属沉积进行选择性蚀刻的工艺形成。
还如图14a示出的，金属间通孔1406和接触通孔418穿过ild层406、1402形成在金属层408、1404之间。接触通孔418电连接金属层408、1404至feol电容器120c，并且金属间通孔1406使金属层408、1404互相电连接。例如，金属间通孔1406和接触通孔418可以由铜、铝铜、铝，或者一些其它金属形成。此外，例如，不同层或者面的金属间通孔和/或接触通孔418、1406可以通过包括对ild层进行选择性蚀刻、沉积至通过选择性蚀刻形成的开口，以及对沉积进行蚀刻和/或平坦化的工艺而形成。
如图14b示出的，一个或者多个电子器件1408形成在半导体衬底102的上侧。例如，电子器件1408可以包括晶体管、二极管、存储单元、电容器(例如，图14a的fool电容120c)等的一个或者多个。此外，多个ild层406、1410和多个金属层408、1404在feol电子器件1408上方堆叠形成。金属层408、1404包括金属部件并且形成在ild层406、1410之间。此外，金属层408、1404通过金属间通孔1406形成互连并且通过接触通孔1412连接至电子器件1408。在一些实施例中，如图14a描述，形成ild层406、1410、金属层408、1404以及金属间和/或接触通孔1406、1412的一个或多个。
如图14b示出的，beol电容器120d形成在一对金属层1404之间，同时形成ild层406、1410和金属层408、1404。此外，beol电容器120d形成为通过金属间通孔1406电连接至金属层408、1404。例如，beol电容器120d可以是mom电容器或者mim电容器。
在一些实施例中，用于形成beol电容器120d的工艺包括顺序沉积或者以其它方式形成堆叠在ild层1410上方的一对导电层和第一介电层，第一介电层布置在该对导电层之间。对该对导电层的最顶导电层和第一介电层选择性执行第一蚀刻以分别地形成上部电极1414和介电结构1416。共形地沉积或者以其它方式形成衬垫上部电极1414和介电结构1416的第二介电层。对第二介电层和该对导电层中的最低导电层选择性执行第二蚀刻至以形成下部电极1418和覆盖结构1420。
如图15示出的，例如，接地网格114形成在根据图14a或者图14b的半导体结构1400的上方并且形成为电连接至半导体结构1400的下部电容器120。例如，如图所示，接地网格114可以形成在图14a的半导体结构1400的上方并且电连接至图14a的feol电容器120c的终端。在一些实施例中，根据图10的网格结构形成接地网格114。此外，在形成接地网格114后，接地网格114被接地ild层1502覆盖。
在一些实施例中，形成和覆盖接地网格的工艺包括在半导体结构1400的上侧形成接地金属间通孔1504。随后，导电层沉积在半导体结构1400和接地金属间通孔1504的上方，并且对导电层执行选择性蚀刻以形成包括接地网格114的接地金属层410。此外，接地ild层1502沉积或者以其它方式形成在接地网格114上方，随后例如通过cmp平坦化。在这样的实施例中，接地网格114通过下方的金属间通孔和/或接触通孔418、1406、1504和金属层408、1404电连接至电容器120。
如图16示出的，例如，电源网格112形成在根据图15的半导体结构1500的上方并且随后被电源ild层1602覆盖。在一些实施例中，根据图10的网格结构形成电源网格112。此外，在一些实施例中，电源网格112与接地网格114共享占用空间。用于形成和覆盖电源网格112的工艺可以包括例如在半导体结构1500上方沉积或者以其它方式形成导电层并且对导电层执行选择性蚀刻以形成包括电源网格112的电源金属层412。电源ild层1602可以随后沉积或者以其它方式形成在电源网格112上方，随后对其进行平坦化。
如图17示出的，例如，电感器110形成在根据图16的半导体结构1600的上方并且电连接在半导体结构1600的下部电容器120和下部电源网格112之间。例如，电感器110可以通过下部金属间通孔和/或接触通孔416、418、1406、1504和金属层408、410、412、1404电连接在电容器120和电源网格112之间。在一些实施例中，根据图5、图7a至图7h、或者图8的实施例的一个形成电感器110。
在一些实施例中，用于形成电感器110的工艺包括在半导体结构1600的上侧上形成金属间通孔416。随后，导电层沉积或者以其它方式形成在半导体结构1600和金属间通孔416上方，并且对导电层执行选择性蚀刻以形成包括电感器110的层的电感器金属层414。例如，该层可以包括电感器110的一个或者多个电感器段。此外，电感器ild层108沉积或者以其它方式形成在电感器110的层上方，并且随后对其进行平坦化。
参照图18，提供了用于制造图1的ebg结构的方法的一些实施例的框图1800。
在操作1802，提供半导体结构，该结构包括覆盖半导体衬底的beol区域，并且还包括布置在beol区域和/或半导体衬底中的电容器。例如，参见图14a和图14b，在一些实施例中，电容器是具有深阱区域的变容管。
在操作1804，例如，参见图15，接地网格形成在电容器上方并且通过beol区域的在接地网格下方的第一金属部件电连接至电容器的终端。
在操作1806，例如，参见图16，电源网格形成在接地网格的上方。在一些实施例中，电源网格形成为与接地网格具有共同的占用空间，和/或通过几何中心或者边缘与接地网格对齐。
在操作1808，例如，参见图17，在电源网格上方形成电感器，电感器通过beol区域中位于电感器下方的第二金属部件而电连接至电容器的第二终端与电源网格之间。在一些实施例中，电感器的长度横跨多个堆叠层，和/或电感器的占用空间是环形形状(例如，方形环形形状)。
尽管以一系列步骤或事件的形式在本文示出和描述公开的方法(例如，由框图1800描述的方法)，但应该理解，这种步骤或事件的示出的顺序不应被解释为限制性的。例如，一些步骤可以以不同的顺序出现和/或与除了本文示出和/或描述的步骤或事件之外的其他的步骤或事件同时出现。此外，可以不要求所有示出的步骤都用于实施本文中描述的一个或多个方面或实施例，并且可以在一个或多个单独的步骤和/或阶段中进行本文中示出的一个或多个步骤。
如可以从以上理解的，本发明提供了一种ic管芯。电源网格和接地网格堆叠在覆盖半导体衬底的后道制程(beol)区域内，并且电感器布置在电源和接地网格的上方。电感器包括多个互相堆叠的电感器段并且端至端连接以限定电感器的长度。电容器位于电源和接地网格的下方，并且与电感器串联连接。电容器和电感器的各自终端分别地结合至电源和接地网格。也提供了一种用于制造ic管芯的方法。
在一些实施例中，所述电感器的占用空间横向围绕中央开口，并且所述电感器的占用空间具有基本上均匀的厚度。
在一些实施例中，所述电感器段通过层间介电(ild)层彼此间隔开，并且通过布置在所述电感器段之间的通孔而端对端连接。
在一些实施例中，所述电感段布置在多个金属层内，所述多个金属层堆叠在所述beol区域内并且通过通孔连接，并且，所述金属层的一个包括所述电感器段的内段部部和横向围绕所述内段部部的所述电感器段的外段部部。
在一些实施例中，所述电源和接地网格共享共同的占用空间，并且，所述电源和所述接地网格的边缘是对齐的。
在一些实施例中，所述电容器包括以下的一个或多个：金属-氧化物-金属(mom)电容器；金属-绝缘物-金属(mim)电容器；金属-氧化物-半导体(mos)电容器；mos变容管；以及基于二极管的电容器。
在一些实施例中，所述电容器布置在beol区域中，并且与位于所述beol区域下方的所述半导体衬底间隔开。
在一些实施例中，所述电容器包括：第一阱区域和第二阱区域，布置在位于所述beol下方的所述半导体衬底中，其中，所述第一阱区域位于所述第二阱区域上方，并且所述第二阱区域完全埋在所述半导体衬底中并且所述第二阱区域包括比所述第一阱区域更高的掺杂浓度。
在一些实施例中，所述电容器布置在所述半导体衬底的具有第一掺杂类型的掺杂区域中，其中，所述第一阱区域和所述第二阱区域共享与第一掺杂类型相反侧第二掺杂类型，并且所述电容器还包括：栅极结构，布置在所述第一阱区域的上方；以及一对接触区域，布置在所述第一阱区域中，并且在所述栅极结构的相对两侧上横向间隔开，其中，所述接触区域比所述第一阱区域具有更高的第二掺杂类型的浓度。
在其它实施例中，本发明提供了用于制造ic管芯的方法。在电容器的上方形成接地网格并且接地网格电连接至电容器的第一终端。在接地网格上方形成电源网格，具有与接地网格相同的占用空间并且电源网格的几何中心与接地网格的几何中心对齐。电感器形成在电源网格的上方，并且电感器包括第一终端和第二终端。电感器的第一终端结合至电源网格，并且电感器的第二终端结合至电容器的终端。
在一些实施例中，该方法还包括：形成横向围绕中央开口且具有基本均匀厚度的所述电感器的占用空间。
在一些实施例中，形成所述电感器包括：形成第一导电层；对所述第一导电层执行第一蚀刻以限制第一电感器段；在所述第一电感器段上方形成层间介电(ild)层；形成穿过所述ild层至所述第一电感器段的端部的通孔；在所述通孔和所述ild层上方形成第二电感层；以及对所述第二电感层执行第二蚀刻以限定具有覆盖所述通孔的端部的第二电感器段。
在一些实施例中，形成所述电感器包括：形成多个互相堆叠的电感器段并且在所述电感器的终端之间端对端连接。
在一些实施例中，形成所述电感器包括：形成导电层；以及对所述导电层执行蚀刻以在相对端之间通过在垂直于轴线方向上重复往复延伸来限定曲折形状，而且在每个往复延伸之前或者之后平行于所述轴线延伸。
在一些实施例中，该方法还包括：在所述beol区域中形成与所述半导体衬底间隔开的所述电容器。
在一些实施例中，该方法还包括：形成作为金属-氧化物-金属(mom)电容器、金属-绝缘物-金属(mim)电容器、金属-氧化物-半导体(mos)电容器、mos变容管或者基于二极管的电容器的所述电容器。
在一些实施例中，该方法还包括：在所述半导体沉底中形成所述电容器，其中，形成所述电容器包括形成在所述半导体衬底中堆叠的第一阱区域和第二阱区域，其中，形成的所述第二阱区域比所述第一阱区域具有更高的掺杂浓度并且完全埋入所述半导体衬底中。
在一些实施例中，形成的所述第一和第二阱区域具有共同的掺杂类型，并且形成所述电容器还包括：在所述第一阱区域上方形成栅极结构；以及
在所述第一阱区域中形成一对接触区域，并且所述接触区域在所述栅极结构的相对两侧上横向间隔开，其中，形成的所述接触区域具有所述共同的掺杂类型。
在另一个实施例中，本发明提供了一种ic管芯。beol区域覆盖半导体衬底，并且电源网格和接地网格堆叠在beol区域内。此外，串联谐振器包括串联连接的电感器和电容器。串联谐振器的终端分别地结合至电源和接地网格。电感器布置在beol区域中的电源网格上方并且包括多个互相堆叠的导电层。电容器位于电源和接地网格下方。
在一些实施例中，所述电感器包括多个互相堆叠和互相间隔开的电感器段，并且所述电感器段端对端结合以限定在所述电感器的终端之间的所述电感器的长度。
上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本发明的各个方面。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
- 还没有人留言评论。精彩留言会获得点赞！