包括堆叠的半导体芯片的半导体器件的制作方法

文档序号:11621925阅读:170来源:国知局
包括堆叠的半导体芯片的半导体器件的制造方法与工艺

发明构思的实施方式涉及半导体器件,更具体地,涉及包括通过晶片级堆叠方法堆叠的半导体芯片的半导体器件。



背景技术:

随着对于大容量、薄且小型的半导体器件以及使用该半导体器件的电子产品的需求日益增长,已经开发了各种封装技术用于这样的器件。在这些封装技术的一些中,半导体芯片可以垂直地堆叠以实现高密度芯片层叠结构。根据这些技术,具有各种功能的半导体芯片可以集成到比具有一个半导体芯片的一般封装小的区域中。

一些半导体芯片可以包括图像传感器。图像传感器可以将光学图像转变成电信号。随着计算机和通信产业的发展,在各种领域中诸如利用数字照相机、可携式摄像机、个人通信系统(pcs)、游戏控制台、安全摄像机、和医用微型摄像机的领域中,对于高性能的图像传感器的需求日益增长。

图像传感器可以分为电荷耦合器件(ccd)图像传感器或互补金属-氧化物-半导体(cmos)图像传感器。cmos图像传感器的驱动操作可以是简单的。另外,cmos图像传感器的单个处理电路可以集成在单个芯片上以减小cmos图像传感器的尺寸。此外,cmos图像传感器的功耗可以非常低。因此,cmos图像传感器可以用于具有有限的电池容量的产品中。



技术实现要素:

发明构思的实施方式可以提供包括具有改善的电特性和可靠性的芯片堆叠结构的半导体器件。

在发明构思的一方面,一种半导体器件可以包括芯片层叠结构,该芯片层叠结构包括第一半导体芯片和堆叠在第一半导体芯片上的第二半导体芯片。第一半导体芯片可以包括第一基板、在第一基板的前表面上的第一电路层、和设置在第一电路层上并包括电连接到第一电路层的第一金属垫的第一连接层。第二半导体芯片可以包括第二基板、在第二基板的前表面上的第二电路层、和设置在第二电路层上并包括电连接到第二电路层的第二金属垫的第二连接层。第一连接层和第二连接层可以彼此面对。第一金属垫和第二金属垫可以彼此接触以将第一和第二半导体芯片彼此联接。第一金属垫可以包括通过第一隔板彼此分离的多个第一金属垫部分,第二金属垫可以包括通过第二隔板彼此分离的多个第二金属垫部分。

在发明构思的一方面,一种半导体器件可以包括:第一半导体芯片,包括第一基板、在第一基板的前表面上的第一电路层、和在第一电路层上的第一连接层;和第二半导体芯片,包括第二基板、在第二基板的前表面上的第二电路层、和在第二电路层上的第二连接层。第一连接层可以包括电连接到第一电路层的第一金属垫。第一金属垫可以具有矩形形状。第一金属垫可以包括在第一金属垫的长轴方向上布置的多个第一金属垫部分、和在多个第一金属垫部分中相应的第一金属垫部分之间的第一隔板。第二连接层可以包括电连接到第二电路层的第二金属垫。第二金属垫可以具有矩形的平面形状。第二金属垫可以包括:在第二金属垫的长轴方向上布置的多个第二金属垫部分;及设置在多个第二金属垫部分的相应第二金属垫部分之间的第二隔板。第二半导体芯片可以在第一半导体芯片上使得第一连接层和第二连接层彼此接触并且第一金属垫和第二金属垫彼此交叉。

在发明构思的一方面,一种半导体器件可以包括:第一半导体芯片和第二半导体芯片。第一半导体芯片可以包括:第一基板;在第一基板上的第一电路层;在第一电路层上的第一层间绝缘层;和在第一层间绝缘层上的第一上部绝缘层。第二半导体芯片可以包括:第二基板;在第二基板上的第二电路层;在第二电路层上的第二层间绝缘层;和在第二层间绝缘层上的第二上部绝缘层。第一上部绝缘层可以包括在平行于第一基板的第一方向上延伸的多个第一金属垫部分,多个第一金属垫部分中相应的第一金属垫部分具有通过第一上部绝缘层暴露的第一上表面。第二上部绝缘层可以包括在不同于第一方向的第二方向上延伸的多个第二金属垫部分,多个第二金属垫部分中相应的第二金属垫部分具有通过第二上部绝缘层暴露的第二上表面。多个第二金属垫部分的至少一个的第二上表面可以接触多个第一金属垫部分的至少一个的第一上表面。

附图说明

考虑附图和附加的详细说明,发明构思将变得更明显。

图1是示出根据发明构思的一些实施方式的半导体封装的截面图。

图2是图1的部分‘a’的放大截面图,示出根据发明构思的一些实施方式的芯片层叠结构。

图3是图2的部分‘b’的放大截面图,示出根据发明构思的一些实施方式的第一和第二金属垫。

图4a和4b是分别示出图3的第一金属垫和第二金属垫的平面图。

图5a和5b是示出其中图3的第一金属垫和第二金属垫彼此接合的状态的平面图。

图6a和6b是示出其中根据比较例的第一和第二金属垫彼此接合的状态的平面图。

图7、8、10和12是截面图,示出根据发明构思的一些实施方式的制造芯片层叠结构的方法。

图9a至9d是示出根据发明构思的一些实施方式的形成金属垫的方法的局部截面图。

图11a和11b是图10的部分‘b’的放大截面图。

图13是示出根据发明构思的一些实施方式的半导体封装的截面图。

图14是图13的部分‘a′’的放大截面图,示出根据发明构思的一些实施方式的芯片层叠结构。

图15是示出根据发明构思的一些实施方式的半导体封装的截面图。

图16是图15的部分‘a″’的放大截面图,示出根据发明构思的一些实施方式的芯片层叠结构。

图17是示出根据发明构思的一些实施方式的图像传感器的示意框图。

图18是示出包括在根据发明构思的一些实施方式的图像传感器的像素阵列中的单元像素的电路图。

图19是示出根据发明构思的一些实施方式的半导体封装的截面图。

图20是图19的部分‘a″′’的放大截面图,示出根据发明构思的一些实施方式的芯片层叠结构。

具体实施方式

现在将参考附图更充分地描述发明构思,在附图中示出发明构思的实例实施方式。通过参考附图更详细地描述以下的示例实施方式,发明构思以及实现其的方法将变得明显。然而,本发明构思的实施方式可以以许多不同的形式实现并且不应理解为限于在此阐述的实施方式。而是,提供这些实施方式使得本公开将彻底和完整,并将向本领域技术人员完全地传达发明构思的范围。

如这里所用,单数术语“一”和"该"也旨在包括复数形式,除非上下文清楚地指示另外的意思。应当理解的是,当元件被称为“连接到”或“联接到”另一元件时,它可以直接连接或联接到另一元件或者可以存在中间元件。如这里所用,术语“和/或”包括相关列举项目中一个或多个的任意和所有组合。将进一步理解的是当在此使用时术语“包括”和/或“包含”说明所述特征、整体、步骤、操作、元件和/或部件的存在,但是不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组。

类似地,将理解的是,当诸如层、区域或基板的元件被称为在另一元件“上”时,它可以直接在另一元件上或者可以存在中间元件。相反,术语“直接”意味着不存在中间元件。另外,将参考截面图说明在详细说明中的实施例,该截面图作为发明构思的理想示例视图。因此,示例视图的形状可以根据制造技术和/或容许误差而改变。因此,发明构思的实施方式不限于示例视图中示出的具体形状,而是可以包括根据制造工艺可能产生的其他形状。

在此解释和示出的本发明构思的多个方面的示例实施方式包括它们的互补对应物。通篇说明书中,相同的参考数字或相同的参考指示符指代相同的元件。

虽然如“第一”、“第二”等这样的术语可以用于描述各种部件,但是这样的部件不必受上述术语的限制。上述术语仅用于区分一个部件与另一个部件。例如,以下论述的第一部件可以被称为第二部件,类似地,第二部件可以被称为第一部件而没有脱离此公开的教导。

在这里为了描述的方便,可以使用空间相对术语,诸如“下面”、“下方”、“下”、“上方”、“上”等,来描述一个元件或特征和另一(其他)元件或特征如图中所示的关系。可以理解空间相对术语旨在包含除了在图中所绘的方向之外的装置在使用或操作中的不同方向。例如,如果在图中的装置被翻转,被描述为在其他元件或特征的“下方”或“下面”的元件则应取向在所述其他元件或特征的“上方”。因此,示范性术语“下方”可以包含上方和下方两个方向。装置可以有其它取向(旋转90度或其它取向)且相应地解释这里所使用的空间相对描述语。

除非另有界定,这里使用的所有术语(包括技术和科学术语)具有这些发明构思属于的领域的普通技术人员共同理解的相同的意思。还可以理解诸如那些在共同使用的字典中定义的术语应解释为具有一种与在相关技术的背景中的它们的涵义一致的涵义,而不应解释为理想化或过度正式的意义,除非在这里明确地如此界定。

此处描述的所有方法的操作能够以任意适当的顺序执行,除非此处另有陈述或者显然与上下文矛盾。发明构思不限于描述的操作顺序。例如,两个接连描述的工艺可以基本同时执行或可以按照与描述的顺序相反的顺序执行。

图1是示出根据发明构思的一些实施方式的半导体封装的截面图。

参考图1,芯片层叠结构20可以安装在封装基板10上。例如,封装基板10可以是印刷电路板(pcb)。封装基板10可以包括电路图案(未示出)。电路图案的一部分可以电连接到设置在封装基板10的底表面上的第一外部连接垫2。用于将封装基板10电连接到外部设备的外部连接端子4(例如,焊料凸块和/或焊球)可以分别附接到第一外部连接垫2。电路图案的一些部分可以电连接到设置在封装基板10的顶表面上的第二外部连接垫6。

芯片层叠结构20可具有面对封装基板10的第一表面20a和与第一表面20a相反的第二表面20b。芯片层叠结构20的第一表面20a可以比芯片层叠结构20的第二表面20b更靠近封装基板10的顶表面。具体地,芯片层叠结构20可以包括垂直地堆叠的第一半导体芯片ch1和第二半导体芯片ch2。第一半导体芯片ch1和第二半导体芯片ch2可以通过晶片级堆叠方法彼此物理地和电地联接,由此形成芯片层叠结构20。第一半导体芯片ch1可以包括形成在其中的第一集成电路ic1,第二半导体芯片ch2可以包括形成在其中的第二集成电路ic2。在此将更详细地描述第一半导体芯片ch1和第二半导体芯片ch2。

芯片层叠结构20可以通过粘合层15附接到封装基板10。粘合层15可以设置在芯片层叠结构20的第一表面20a和封装基板10的顶表面之间。粘合层15可以包括环氧树脂、硅基绝缘层和/或胶带。

接合焊盘8可以设置在芯片层叠结构20的第二表面20b上。接合焊盘8可以电连接到第一集成电路ic1和/或第二集成电路ic2。导线7可以将芯片层叠结构20的接合焊盘8分别电连接到第二外部连接垫6。芯片层叠结构20可以通过导线7与外部设备(例如,控制器,未示出)通信。控制信号(例如,地址信号和/或命令)、电压信号和/或数据可以通过导线7从控制器提供到芯片层叠结构20。

模制层9可以设置在封装基板10上以覆盖芯片层叠结构20和导线7。模制层9可以保护芯片层叠结构20和导线7不受外界环境影响。模制层9可以包括例如环氧树脂模制化合物(emc)。

图2是图1的部分‘a’的放大截面图,示出根据发明构思的一些实施方式的芯片层叠结构。

参考图1和2,芯片层叠结构20可以包括第一半导体芯片ch1和第二半导体芯片ch2。第一半导体芯片ch1和第二半导体芯片ch2可以垂直地堆叠并且可以彼此物理地和电地连接。在一些实施方式中,第一半导体芯片ch1的类型可以不同于第二半导体芯片ch2的类型。例如,第一半导体芯片ch1可以是逻辑芯片,第二半导体芯片ch2可以是存储器芯片,诸如,动态随机存取存储器(dram)芯片或快闪存储器芯片。在某些实施方式中,第一半导体芯片ch1的类型可以与第二半导体芯片ch2的类型相同。例如,第一和第二半导体芯片ch1和ch2可以是存储器芯片。然而,发明构思的实施方式不限于此。

第一半导体芯片ch1可以包括第一基板100、在第一基板100上的第一电路层130以及在第一电路层130上的第一连接层170。第一基板100可以是半导体基板。例如,第一基板100可以是硅基板、锗基板和/或硅锗基板。第一基板100可具有前表面100a和与前表面100a相反的后表面100b。第一电路层130可以设置在第一基板100的前表面100a上。换句话说,与第一基板100的后表面100b相比,第一电路层130可以更靠近第一基板100的前表面100a。第一基板100的后表面100b可以对应于参考图1描述的芯片层叠结构20的第一表面20a。

第一电路层130可以包括第一集成电路ic1、第一互连结构、和覆盖第一集成电路ic1及第一互连结构的第一层间绝缘层110a、110b、110c及110d。第一互连结构可以包括第一接触ct1、第一金属线120和第一通路v1。第一集成电路ic1可以邻近第一基板100的前表面100a设置。第一集成电路ic1可以包括存储电路、逻辑电路或其组合。例如,第一集成电路ic1可以包括构成存储电路或逻辑电路的多个第一晶体管tr1。每个第一晶体管tr1可以包括栅电极和设置在栅电极两侧的掺杂区。掺杂区可以设置在第一基板100中并且可以掺杂有掺杂剂。另外,形成在第一基板100中的第一器件隔离层115可以邻近于第一晶体管tr1。在一些实施方式中,第一晶体管tr1可具有图2中示出的平面栅极结构。然而,发明构思的实施方式不限于此。在某些实施方式中,第一晶体管tr1可以是鳍型晶体管。

第一层间绝缘层110a、110b、110c和110d可以堆叠在第一基板100的前表面100a上。例如,第一层间绝缘层110a、110b、110c和110d的每个可以包括以下中至少一个:硅氧化物层、硅氮化物层、硅氮氧化物层、和/或具有比硅氧化物层低的介电常数的低k介电层。第一层间绝缘层110a、110b、110c和110d中最靠近第一基板100的第一层间绝缘层110a可以覆盖第一晶体管tr1。至少一个第一接触ct1可以穿透最下面的第一层间绝缘层110a以连接到第一晶体管tr1的掺杂区之一。第一金属线120可以设置在第一层间绝缘层110a、110b、110c和110d中。第一金属线120可以通过第一通路v1电连接到彼此。例如,第一接触ct1、第一金属线120和第一通路v1可以包括金属,诸如,铜或钨。虽然图2示出四个第一层间绝缘层110a、110b、110c和110d,但是发明构思不限于此。发明构思的实施方式可以包括更多或更少的第一层间绝缘层,而没有脱离发明构思的范围和精神。

虽然附图中未示出,但是至少一个第一金属扩散阻挡层(未示出)可以设置在第一层间绝缘层110a、110b、110c和110d中。第一金属扩散阻挡层可以包括sin、sicn、siocn、sion或sic。第一金属扩散阻挡层可以防止设置在第一层间绝缘层110a、110b、110c和110d中的第一金属线120和第一通路v1的金属原子的扩散。

第一连接层170可以包括第一上部绝缘层140、第一金属垫150和第一接合绝缘层160。第一上部绝缘层140可以设置在最远离第一基板100的第一层间绝缘层110d上。第一上部绝缘层140可以包括硅氧化物层和/或低k绝缘层(例如,sicoh层和/或siof层)。第一金属垫150可以设置在第一上部绝缘层140中。换句话说,第一上部绝缘层140可以围绕第一金属垫150。另外第一金属垫150可以穿透第一上部绝缘层140以连接到至少一条第一金属线120。例如,第一金属垫150可以直接连接到设置在第一层间绝缘层110d中的第一金属线120。因此,第一金属垫150可以通过第一金属线120、第一通路v1和第一接触ct1电连接到第一集成电路ic1。第一金属垫150可以包括铜、钨、铝、银或其任意合金。将在此更详细地描述第一金属垫150。

第一接合绝缘层160可以设置在第一上部绝缘层140上。第一接合绝缘层160可以覆盖第一上部绝缘层140的顶表面并且可以暴露第一金属垫150。第一接合绝缘层160可以包括与第一金属扩散阻挡层相同的材料。例如,第一接合绝缘层160可以包括sin、sicn、siocn、sion和/或sic。第一接合绝缘层160可以防止第一金属垫150的金属原子扩散。

第二半导体芯片ch2可具有与第一半导体芯片ch1相同或相似的结构。在一些实施方式中,第二半导体芯片ch2可以包括第二基板200、在第二基板200上的第二电路层230、和在第二电路层230上的第二连接层270。第二基板200可以是半导体基板。例如,第二基板200可以是硅基板、锗基板和/或硅锗基板。第二基板200可具有彼此相反的前表面200a和后表面200b。第二电路层230可以设置在第二基板200的前表面200a上。换句话说,与第二基板200的后表面200b相比较,第二电路层230可以更靠近第二基板200的前表面200a。第二基板200的后表面200b可以对应于参考图1描述的芯片层叠结构20的第二表面20b。

第二电路层230可以包括第二集成电路ic2、第二互连结构和覆盖第二集成电路ic2及第二互连结构的第二层间绝缘层210a、210b、210c和210d。第二互连结构可以包括第二接触ct2、第二金属线220和第二通路v2。第二集成电路ic2可以设置为邻近第二基板200的前表面200a。第二集成电路ic2可以包括存储电路、逻辑电路或其组合。例如,第二集成电路ic2可以包括构成存储电路或逻辑电路的多个第二晶体管tr2。每个第二晶体管tr2可以包括栅电极和设置在栅电极两侧的掺杂区。掺杂区可以设置在第二基板200中并且可以掺杂有掺杂剂。另外,形成在第二基板200中的第二器件隔离层215可以邻近于第二晶体管tr2。在一些实施方式中,第二晶体管tr2可具有图2中示出的平面栅极结构。然而,发明构思的实施方式不限于此。在某些实施方式中,第二晶体管tr2可以是鳍型晶体管。虽然图2示出了四个第二层间绝缘层210a、210b、210c和210d,但是发明构思不限于此。发明构思的实施方式可以包括更多或更少的第二层间绝缘层,而没有脱离发明构思的范围和精神。

第二层间绝缘层210a、210b、210c和210d可以堆叠在第二基板200的前表面200a上。例如,第二层间绝缘层210a、210b、210c和210d的每个可以包括以下中至少一个:硅氧化物层、硅氮化物层、硅氮氧化物层、和/或具有比硅氧化物层低的介电常数的低k介电层。最靠近第二基板200的第二层间绝缘层210a可以覆盖第二晶体管tr2。至少一个第二接触ct2可以穿透第二层间绝缘层210a以连接到第二晶体管tr2的掺杂区之一。第二金属线220可以设置在第二层间绝缘层210a、210b、210c和210d中。第二金属线220可以通过第二通路v2电连接到彼此。例如,第二接触ct2、第二金属线220和第二通路v2可以包括金属,诸如,铜或钨。

虽然附图中未示出,但是至少一个第二金属扩散阻挡层(未示出)可以设置在第二层间绝缘层210a、210b、210c和210d中。第二金属扩散阻挡层可以包括sin、sicn、siocn、sion和/或sic。第二金属扩散阻挡层可以防止设置在第二层间绝缘层210a、210b、210c和210d中的第二金属线220和第二通路v2的金属原子的扩散。

第二连接层270可以包括第二上部绝缘层240、第二金属垫250和第二接合绝缘层260。第二上部绝缘层240可以设置在最远离第二基板200的第二层间绝缘层210d上。第二上部绝缘层240可以包括硅氧化物层和/或低k绝缘层(例如,sicoh层和/或siof层)。第二金属垫250可以设置在第二上部绝缘层240中。换句话说,第二上部绝缘层240可以围绕第二金属垫250。另外,第二金属垫250可以穿透第二上部绝缘层240以连接到至少一条第二金属线220。例如,第二金属垫250可以直接连接到设置在第二层间绝缘层210d中的第二金属线220。因此,第二金属垫250可以通过第二金属线220、第二通路v2和第二接触ct2电连接到第二集成电路ic2。第二金属垫250可以包括铜、钨、铝、银或其任意合金。将在此更详细地描述第二金属垫250。

第二接合绝缘层260可以设置在第二上部绝缘层240上。第二接合绝缘层260可以覆盖最远离第二基板200的第二上部绝缘层240的表面并且可以暴露第二金属垫250。第二接合绝缘层260可以包括与第二金属扩散阻挡层相同的材料。例如,第二接合绝缘层260可以包括sin、sicn、siocn、sion和/或sic。第二接合绝缘层260可以防止第二金属垫250的金属原子扩散。

第二半导体芯片ch2可以包括穿透第二基板200的至少一个贯穿通路280。贯穿通路280可以穿透第二基板200的后表面200b和前表面200a两者。另外,贯穿通路280可以还穿透第二层间绝缘层210a、210b、210c和/或210d的一部分(例如,第二层间绝缘层210a)以连接到至少一条第二金属线220。贯穿通路280可以包括金属,诸如,铜(cu)和/或钨(w)。从外部设备(未示出)通过贯穿通路280施加的输入/输出(i/o)信号可以通过第二金属线220和第二通路v2被传输到第二金属垫250。

第二半导体芯片ch2可以被翻转并位于第一半导体芯片ch1上,因此第一基板100的前表面100a可以面对第二基板200的前表面200a。换句话说,第一连接层170和第二连接层270可以彼此面对。第一连接层170和第二连接层270可以彼此物理地和/或电地连接,因此第一半导体芯片ch1可以联接到第二半导体芯片ch2。详细地,第一金属垫150和第二金属垫250可以彼此对准并且可以相互物理地和/或电地接触。因此,第一半导体芯片ch1可以电连接到第二半导体芯片ch2。第一接合绝缘层160可以与第二接合绝缘层260直接接触。结果,在一些实施方式中,第一半导体芯片ch1可以与第二半导体芯片ch2直接接触并且联接到第二半导体芯片ch2,而没有连接介质,诸如,焊球或焊料凸块。根据发明构思的一些实施方式,第一金属垫150和第二金属垫250可具有这样的结构:其能够最小化未对准的影响并且当第一半导体芯片ch1和第二半导体芯片ch2彼此联接或接合时在第一和第二金属垫之间形成具有恒定面积的接合表面。另外,第一金属垫150和第二金属垫250可具有能够在其间实现可靠且稳定的电连接的结构。此后,将详细描述第一金属垫150和第二金属垫250的结构。

图3是图2的部分‘b’的放大截面图,示出根据发明构思的一些实施方式的第一和第二金属垫。图4a和4b是分别示出图3的第一金属垫和第二金属垫的平面图。图5a和5b是示出其中图3的第一金属垫和第二金属垫彼此接合的状态的平面图。图6a和6b是示出其中根据比较例的第一和第二金属垫彼此接合的状态的平面图。

参考图3、4a和4b,当从平面图看时第一金属垫150可具有矩形形状。换句话说,第一金属垫150可具有在长轴方向(即第一金属垫150的最长尺寸的轴)上的第一长度l1和在短轴方向(即第一金属垫150的最短尺寸的轴)上的第一宽度w1。在一些实施方式中,第一长度l1与第一宽度w1的比(l1/w1)可以等于或大于2。具体地,第一长度l1与第一宽度w1的比(l1/w1)可以在从大约2到大约4的范围。然而,发明构思的实施方式不限于此。另外,第一金属垫150可以包括多个第一金属垫部分152和第一隔板154。如这里所用,金属垫部分可以是金属垫的选择性部分或子垫。详细地,第一金属垫部分152可以布置在第一金属垫150的长轴方向(即,纵向方向)上,第一隔板154可以设置在第一金属垫部分152之间。换句话说,每个第一隔板154可以设置在彼此相邻的第一金属垫部分152之间。在一些实施方式中,当从平面图看时,每个第一隔板154可具有在第一金属垫150的短轴方向上彼此相反的两端。每个第一隔板154的两端可以连接到第一上部绝缘层140,如图4a所示。结果,第一金属垫150可具有其中多个第一金属垫部分152通过第一隔板154彼此分开的结构。换句话说,第一金属垫部分152可以通过第一隔板154彼此间隔开并且彼此绝缘。

根据发明构思的一些实施方式,第一隔板154的数目可以是两个或更多。另外,第一金属垫部分152的数目可以等于通过将第一隔板154的数目加一获得的数值。换句话说,可以有三个或更多第一金属垫部分152。在一些实施方式中,第一金属垫150可以包括四个第一隔板154和五个第一金属垫部分152,如图4a所示。然而,发明构思的实施方式不限于此。第一隔板154可以包括与第一上部绝缘层140相同或相似的材料。例如,第一隔板154可以包括硅氧化物或低k绝缘材料(例如,sicoh和/或siof)。第一金属垫部分152可以从第一隔板154的顶表面或第一上部绝缘层140的顶表面朝向第二基板200向上突出。例如,第一金属垫部分152可以包括铜、钨、铝、银或其任意合金。

第二金属垫250可具有与第一金属垫150相同或相似的结构。例如,当从平面图看时,第二金属垫250可具有矩形形状。当从平面图看时,第二金属垫250可具有在第二金属垫250的长轴方向(即,第二金属垫250的最长尺寸的轴)上的第二长度l2和在第二金属垫250的短轴方向(即,第二金属垫250的最短尺寸的轴)上的第二宽度w2。在一些实施方式中,第二长度l2和第二宽度w2可以基本上分别等于第一长度l1和第一宽度w1。然而,发明构思的实施方式不限于此。如同第一金属垫150,第二长度l2与第二宽度w2的比(l2/w2)可以等于或大于2。具体地,第二长度l2与第二宽度w2的比(l2/w2)可以在从大约2到大约4的范围。然而,发明构思的实施方式不限于此。

另外,第二金属垫250可以包括多个第二金属垫部分252和第二隔板254。换句话说,类似于第一金属垫150,第二金属垫250可具有其中多个第二金属垫部分252通过第二隔板254彼此分开的结构。例如,第二金属垫部分252可以布置在第二金属垫250的长轴方向(即,纵向方向)上,第二隔板254可以设置在第二金属垫部分252之间。在一些实施方式中,当从平面图看时,每个第二隔板254可具有在第二金属垫250的短轴方向上彼此相反的两端。每个第二隔板254的两端可以连接到第二上部绝缘层240,如图4b所示。因此,第二金属垫部分252可以通过第二隔板254彼此间隔开并且彼此绝缘。

第二隔板254的数目可以类似于第一隔板154是两个或更多,因此第二金属垫部分252的数目可以是三个或更多。在一些实施方式中,第二隔板254的数目可以是四个,第二金属垫部分252的数目可以是五个,如图4b所示。然而,发明构思的实施方式不限于此。第二隔板254和第二金属垫部分252的数目可以不同地改变。在一些实施方式中,第二隔板254的数目和第二金属垫部分252的数目可以分别不同于第一隔板154的数目和第一金属垫部分152的数目。第二隔板254可以包括与第二上部绝缘层240相同或相似的材料。例如,第二隔板254可以包括硅氧化物和/或低k绝缘材料。第二金属垫部分252可以从第二隔板254的顶表面(即,邻近于第一基板100的表面)或第二上部绝缘层240的顶表面(即,邻近于第一基板100的表面)朝向第一基板100突出。例如、第二金属垫部分252可以包括铜、钨、铝、银或其任意合金。

如图5a和5b所示,第一金属垫150和第二金属垫250可以设置为彼此交叉。换句话说,当从平面图看时,第二金属垫250可以交叉第一金属垫150。换言之,第一金属垫150的长轴可以在第一方向上延伸,第二金属垫250的长轴可以在基本上垂直于第一方向的第二方向上延伸。第一金属垫部分152可以在第一金属垫150和第二金属垫250的交叉区或重叠区cr中与第二金属垫部分252接触。根据发明构思的一些实施方式,由于第一金属垫150和第二金属垫250每个具有矩形的平面形状,其长轴与短轴的比为2或更大,所以可以最小化未对准的影响并且可以确保交叉区cr的基本恒定的面积。例如,当第一金属垫150和第二金属垫250彼此不良地对准(例如,类似于图5b的实施方式)时以及当第一金属垫150和第二金属垫250彼此良好地对准(例如,类似于图5a的实施方式)时,第一金属垫150和第二金属垫250的交叉区cr可具有通过第一宽度w1乘以第二宽度w2所获得的面积。结果,可以在第一金属垫150和第二金属垫250的交叉区cr中获得第一金属垫部分152和第二金属垫部分252之间的基本恒定的接合面积。相反,如图6a和6b所示,如果第一金属垫150′和第二金属垫250′具有正方形的平面形状或与其相似的平面形状,处于良好对准状态的第一金属垫150′和第二金属垫250′之间的重叠区cra的面积(例如图6a)可以非常不同于处于不良对准状态的第一金属垫150′和第二金属垫250′之间的重叠区cra的面积(例如图6b)。换句话说,在没有受益于本发明构思的实施方式中,可能难以获得在第一金属垫150′和第二金属垫250′之间的恒定接合面积。当第一金属垫150′和第二金属垫250′通过晶片级堆叠方法彼此接合时,第一金属垫150′和第二金属垫250′之间的接合面积由于未对准导致的变化可以增大。

通常,第一金属垫150′和第二金属垫250′的接合可以通过高温和/或高压工艺进行。此时,第一金属垫150′和第二金属垫250′的金属元素(例如,铜)可以迁移,由此第一金属垫150′和第二金属垫250′的表面轮廓可以改变。这可以引起第一金属垫150′和第二金属垫250′之间的接触不良。

根据发明构思的一些实施方式,当第一金属垫150和第二金属垫250彼此接合时,第一隔板154和第二隔板254可以限制金属元素在第一金属垫150和第二金属垫250中的迁移,由此能够防止或减少可以由表面轮廓的变化所引起的第一金属垫150和第二金属垫250之间的接触不良。这将在第一金属垫150和第二金属垫250彼此接合的工艺中更详细地描述。

由于第一金属垫150和第二金属垫250包括通过第一隔板154和第二隔板254彼此分开的第一金属垫部分152和第二金属垫部分252,第一金属垫150和第二金属垫250可具有基本恒定的接合面积并且可以可靠地且稳定地联接到彼此。换句话说,能够改善在其中第一半导体芯片ch1和第二半导体芯片ch2堆叠并联接到彼此的芯片层叠结构20的电特性和可靠性。

在一些实施方式中,如图3所示,第一和第二接合绝缘层160和260的邻近于第一金属垫部分152和第二金属垫部分252的部分可以凹进。因此,空气间隙ag可以提供在一个金属垫(例如,第二金属垫250)和面对所述一个金属垫的一个接合绝缘层(例如,第一接合绝缘层160)之间。在此,空气间隙ag可以对应于其中没有提供固体材料的区域。换句话说,空气间隙ag可以是基本上空的空间。

在下文将描述根据发明构思的一些实施方式的制造芯片层叠结构的方法。图7、8、10和12是截面图,示出根据发明构思的一些实施方式的制造芯片层叠结构的方法。图9a至9d是示出根据发明构思的一些实施方式的形成金属垫的方法的局部截面图。图11a和11b是图10的部分‘b’的放大截面图。在下文,为了说明的容易和便利,与上文所说明的相同的描述将被省略或简要地提及。

参考图7,可以提供第一半导体芯片ch1。详细地,第一集成电路ic1可以形成在第一基板100的前表面100a上。在此,第一基板100的前表面100a可以是有源表面,第一基板100的与前表面100a相反的后表面100b可以是无源表面。第一集成电路ic1可以包括多个第一晶体管tr1。第一晶体管tr1可以构成存储电路或逻辑电路。随后,第一层间绝缘层110a、110b、110c和110d可以形成为覆盖第一集成电路ic1。此时,包括第一接触ct1、第一通路v1和第一金属线120的第一互连结构可以形成在第一层间绝缘层110a、110b、110c和110d中。在一些实施方式中,第一通路v1和第一金属线120可以利用镶嵌工艺形成。第一集成电路ic1、第一互连结构和第一层间绝缘层110a、110b、110c和110d可以构成第一电路层130。虽然图7示出四个第一层间绝缘层110a、110b、110c和110d,但是发明构思不限于此。发明构思的实施方式可以包括更多或更少的第一层间绝缘层,而没有脱离发明构思的范围和精神。

第一连接层170可以形成在第一电路层130上。第一连接层170可以包括设置在第一层间绝缘层110a、110b、110c和110d中最远离第一基板100的第一层间绝缘层110d上的第一上部绝缘层140、设置在第一上部绝缘层140中的第一金属垫150、以及覆盖第一上部绝缘层140的顶表面并暴露第一金属垫150的第一接合绝缘层160。第一金属垫150可以包括多个第一金属垫部分152和第一隔板154,如参考图3和4a所描述的。形成第一金属垫150的方法可以与此处将描述的形成第二金属垫250的方法基本相同。因此,在一些实施方式中,形成第一金属垫150的具体方法可以用后面将描述的形成第二金属垫250的方法替换。

参考图8,可以提供第二半导体芯片ch2。详细地,第二集成电路ic2可以形成在第二基板200的前表面200a上。在此,第二基板200的前表面200a可以是有源表面,第二基板200的与前表面200a相反的后表面200b可以是无源表面。第二集成电路ic2可以包括多个第二晶体管tr2。第二晶体管tr2可以构成存储电路或逻辑电路。随后,第二层间绝缘层210a、210b、210c和210d可以形成为覆盖第二集成电路ic2。此时,包括第二接触ct2、第二通路v2和第二金属线220的第二互连结构可以形成在第二层间绝缘层210a、210b、210c和210d中。在一些实施方式中,第二通路v2和第二金属线220可以利用镶嵌工艺形成。第二集成电路ic2、第二互连结构和第二层间绝缘层210a、210b、210c和210d可以构成第二电路层230。虽然图8示出了四个第二层间绝缘层210a、210b、210c和210d,但是发明构思不限于此。发明构思的实施方式可以包括更多或更少的第二层间绝缘层,而没有脱离发明构思的范围和精神。

第二连接层270可以形成在第二电路层230上。第二连接层270可以包括设置在第二层间绝缘层210a、210b、210c和210d中最远离第二基板200的第二层间绝缘层210d上的第二上部绝缘层240、设置在第二上部绝缘层240中的第二金属垫250、和覆盖第二上部绝缘层240的顶表面并暴露第二金属垫250的第二接合绝缘层260。第二金属垫250可以包括多个第二金属垫部分252和第二隔板254,如参考图3和4b所描述的。在下文,将参考图9a至9d详细描述形成第二金属垫250的方法。

参考图9a,第二上部绝缘层240和第二接合绝缘层260可以顺序地形成在最远离第二基板200的第二层间绝缘层210d上。第二上部绝缘层240可以覆盖设置在第二层间绝缘层210d中的第二金属线220的顶表面。

参考图9b,多个开口245可以形成在第二上部绝缘层240中。多个开口245可以穿透第二上部绝缘层240以暴露设置在第二层间绝缘层210d中的第二金属线220的顶表面。形成多个开口245可以包括在第二上部绝缘层240和第二接合绝缘层260上形成掩模图案(未示出),以及利用该掩模图案作为蚀刻掩模蚀刻第二上部绝缘层240和第二接合绝缘层260。

参考图9c,金属层247可以形成在多个开口245中。金属层247可以填充多个开口245并可以覆盖第二接合绝缘层260的顶表面。例如,金属层247可以包括铜、钨、铝、银或其任意合金。

参考图9d,平坦化工艺可以在金属层247上进行以在多个开口245中分别形成多个第二金属垫部分252。例如,平坦化工艺可以包括化学机械抛光(cmp)工艺。当平坦化工艺(例如,cmp工艺)在金属层247上进行时,第二接合绝缘层260可以用作抛光停止层。第二上部绝缘层240的多个部分(其中每个部分设置在彼此相邻的第二金属垫部分252之间)可以定义为第二隔板254。同时,由于cmp工艺的碟形(dishing)现象,至少一个第二金属垫部分252的顶表面可以设置在相对于第二基板200的前表面200a比第二接合绝缘层260的顶表面低的高度(或水平)并且可具有朝向第二基板200的凹入形状。如这里所用的,第一表面相对于第二表面的高度(或水平)可以定义为从第二表面到第一表面的垂直距离。在一些实施方式中,平坦化工艺可以在第二金属垫部分252的顶表面中形成凹陷。由于相似的处理,导致相似的特征也可以产生在第一金属垫部分152中。换句话说,至少一个第一金属垫部分152的顶表面可以设置在相对于第一基板100的前表面100a比第一接合绝缘层160的顶表面低的高度(或水平)并且可具有朝向第一基板100的凹入形状。另外,第二接合绝缘层260的邻近于第二金属垫部分252的部分可以通过根据cmp工艺的侵蚀而凹进。同样地,第一接合绝缘层160的邻近于第一金属垫部分152的部分可以通过根据cmp工艺的侵蚀而凹进。在一些实施方式中,不同于图9d,在cmp工艺之后,部分的第二接合绝缘层260可以保留在第二隔板254的顶表面上。类似地,在一些实施方式中,在cmp工艺之后,部分的第一接合绝缘层160可以保留在第一隔板154的顶表面上。

虽然在此提供的说明描述了第一金属垫150和第二金属垫250的形成被类似地进行,但是在一些实施方式中,第一金属垫150和第二金属垫250的布局可以是不同的。换句话说,虽然用于在第一连接层170中形成第一金属垫150的工艺可以类似于用于在第二连接层270中形成第二金属垫250的工艺,但是第一金属垫150在第一连接层170中的布置可以不同于第二金属垫250在第二连接层270中的布置。例如,在一些实施方式中,第一金属垫150可以形成为在第一连接层170内沿第一方向延伸,而第二金属垫250可以形成为在第二连接层270内沿第二方向延伸,该第二方向基本上垂直于第一方向。

参考图10,第一半导体芯片ch1和第二半导体芯片ch2可以堆叠以使得第一基板100的前表面100a面对第二基板200的前表面200a。换句话说,第二半导体芯片ch2可以被翻转,然后设置在第一半导体芯片ch1上。因此,第一连接层170和第二连接层270可以彼此面对并且可以彼此接触。此时,第一金属垫150和第二金属垫250可以排列为彼此交叉。此后,接合工艺(例如,热处理工艺)可以在高温和/或高压下进行以将第一连接层170和第二连接层270牢固地彼此接合。换句话说,第一半导体芯片ch1的第一接合绝缘层160和第二半导体芯片ch2的第二接合绝缘层260可以相互直接接触并且可以牢固地彼此接合。另外,第一金属垫部分152可以在第一金属垫150和第二金属垫250的交叉区中与第二金属垫部分252直接接触并且物理地和/或电地连接到第二金属垫部分252。

第一和第二金属垫部分152和252的上部分及第一和第二接合绝缘层160和260的邻近于第一和第二金属垫部分152和252的部分可以通过cmp工艺的碟形现象或侵蚀现象而凹进,如上文参考图9d所描述的。因此,当第一半导体芯片ch1和第二半导体芯片ch2堆叠时,部分的第一金属垫部分152可以在第一和第二金属垫150和250的交叉区中不接触第二金属垫部分252而是与第二金属垫部分252间隔开,如图11a所示。此后,当进行接合工艺(例如,热处理工艺)时,第一金属垫部分152和第二金属垫部分252可以通过第一和第二金属垫部分152和252的金属的热膨胀而朝向空气间隙ag突出。因此,第一和第二金属垫部分152和252可以在第一和第二金属垫150和250的交叉区中彼此接触并且彼此接合,如图11b所示。

接触压力pc可以发生在彼此接触的第一金属垫部分152和第二金属垫部分252之间。接触压力pc可以是趋向于引起在第一和第二金属垫部分152和252中的金属成分(例如,铜)移动到其中没有发生接触压力pc的区域(即,移动到被空气间隙ag暴露的第一和第二金属垫部分152和252)的因素。这样的潜在移动例如通过图11b的箭头f示出。根据发明构思的一些实施方式,第一隔板154和第二隔板254可以分别设置在彼此相邻的第一金属垫部分152之间以及在彼此相邻的第二金属垫部分252之间。因此,能够防止彼此接触的第一和第二金属垫部分152和252中的金属成分被接触压力pc移动。结果,能够防止或减少由接触压力pc所引起的金属成分的移动导致在第一金属垫部分152和第二金属垫部分252之间可能发生的接触不良。换句话说,在第一金属垫150和第二金属垫250之间可以实现可靠且稳定的电连接。

参考图12,通孔th可以形成为穿透第二基板200。通孔th可以穿透第二基板200的后表面200b和前表面200a两者。另外,通孔th可以进一步穿透第二层间绝缘层210a。因此,设置在第二层间绝缘层210a中的第二金属线220可以通过通孔th被暴露。

再次参考图2,贯穿通路280可以通过用导电材料(例如,铜(cu)和/或钨(w))填充通孔th形成。随后,接合焊盘8可以形成在贯穿通路280上。换句话说,接合焊盘8可以形成在第二基板200的后表面200b上以电连接到贯穿通路280。

图13是示出根据发明构思的一些实施方式的半导体封装的截面图。图14是图13的部分‘a′’的放大截面图,示出根据发明构思的一些实施方式的芯片层叠结构。在下文,为了说明的容易和便利,与图1和2的实施方式中相同的技术特征的详细说明将被省略或简要地提及。

参考图13和14,芯片层叠结构20u可以安装在封装基板10上。芯片层叠结构20u可以包括垂直地堆叠的第一半导体芯片ch1和第二半导体芯片ch2。第一半导体芯片ch1和第二半导体芯片ch2可以通过晶片级堆叠方法彼此物理地和/或电地联接或接合,由此形成芯片层叠结构20u。第一半导体芯片ch1可以包括贯穿通路180。第一半导体芯片ch1的其他元件可以与图1和2的第一半导体芯片ch1的对应元件基本相同。贯穿通路180可以穿透第一基板100和第一层间绝缘层110a至110d的一部分(例如,第一层间绝缘层110a)以连接到至少一条第一金属线120。第二半导体芯片ch2可以不包括图1和2中示出的贯穿通路280。第二半导体芯片ch2的其他元件可以与图1和2的第二半导体芯片ch2的对应元件基本相同。图14的部分‘b’,其示出第一连接层170和第二连接层270的接合结构,可以与参考图3所描述的相同或相似。换句话说,图13和14的第一金属垫150和第二金属垫250可以与参考图3、4a和4b所描述的相同或相似。另外,第一金属垫150和第二金属垫250可以彼此交叉,如参考图5a和5b所描述的。

在本实施方式中,芯片层叠结构20u可以通过连接端子11电连接到封装基板10,不同于图1。连接端子11可以包括导电材料并且可具有焊料形状和/或凸块形状。接合焊盘8可以设置在芯片层叠结构20u的第一表面20a上(即,在第一基板100的后表面100b上)。接合焊盘8可以通过连接端子11电连接到第二外部连接垫6。根据本实施方式的半导体封装的其他元件可以与上文参考图1和2所描述的半导体封装的对应的元件相同或相似。

图15是示出根据发明构思的一些实施方式的半导体封装的截面图。图16是图15的部分‘a″’的放大截面图,示出根据发明构思的一些实施方式的芯片层叠结构。在下文,为了说明的容易和便利,与图1和2的实施方式中相同的技术特征的详细说明将被省略或简要地提及。

参考图15和16,多个芯片层叠结构可以堆叠在封装基板10上。在一些实施方式中,第一芯片层叠结构20l和第二芯片层叠结构20u可以堆叠在封装基板10上。第一芯片层叠结构20l和第二芯片层叠结构20u可以垂直地堆叠并且可以彼此垂直地间隔开。第一芯片层叠结构20l的半导体芯片ch1和ch2可以分别包括至少一个贯穿通路180和至少一个贯穿通路280。第一芯片层叠结构20l的半导体芯片ch1和ch2可以物理地和电地联接到彼此。第二芯片层叠结构20u可以与图13和14的芯片层叠结构20u基本相同。换句话说,第二芯片层叠结构20u的半导体芯片ch1和ch2可以包括贯穿通路180而不包括贯穿通路280。在一些实施方式中,第一芯片层叠结构20l的半导体芯片ch1和ch2的第一金属垫150和第二金属垫250可以与参考图3、4a和4b所描述的相同或相似。另外,第一芯片层叠结构20l的第一金属垫150和第二金属垫250可以彼此交叉,如参考图5a和5b所描述的。

第一芯片层叠结构20l可以通过第一连接端子11a电连接到封装基板10。另外,第一芯片层叠结构20l和第二芯片层叠结构20u可以通过第二连接端子11b彼此电连接。第一连接端子11a和第二连接端子11b可以与图13和14的连接端子11相同或相似。根据本实施方式的半导体封装的其他元件可以与参考图1和2所描述的半导体封装的对应的元件相同或相似。

在一些实施方式中,三个或更多芯片层叠结构可以堆叠在封装基板10上。三个或更多芯片层叠结构的每个可以与在此描述的芯片层叠结构20l和20u之一相同或相似。在一些实施方式中,上文所述的芯片层叠结构20l和20u之一以及附加的半导体芯片可以堆叠在封装基板10上。

图17是示出根据发明构思的一些实施方式的图像传感器的示意框图。例如,图17的图像传感器可以是互补金属-氧化物-半导体(cmos)图像传感器。

参考图17,图像传感器可以包括像素阵列pa和信号处理部分cc。

像素阵列pa可以将入射光转换成电信号。像素阵列pa可以包括布置成矩阵形式的多个单元像素(未示出)。像素阵列pa可以响应于从信号处理部分cc提供的驱动信号而被驱动并且可以提供被转换的电信号到信号处理部分cc。

信号处理部分cc可以处理电信号以产生图像数据。信号处理部分cc可以包括行驱动器、相关双采样器(cds)、模拟-数字转换器(adc)和时序控制器。

行驱动器可以连接到像素阵列pa的每行并且可以产生用于驱动像素阵列pa的各个行的驱动信号。例如,包括在像素阵列pa的给定行中的单元像素可以被行驱动器驱动,作为驱动单元。

cds可以借助于电容器和/或开关获得基准电压和输出电压之间的差异,该基准电压示出单元像素的复位状态,该输出电压示出与入射光对应的信号,由此进行相关双采样工艺。另外,cds可以输出与有效信号分量对应的模拟采样信号。cds可以包括分别连接到像素阵列pa的列线的cds电路。cds可以从对应的列输出对应于有效信号分量的模拟采样信号。

adc可以将对应于有效信号分量的模拟图像信号转换成数字图像信号。adc可以包括基准信号发生器(ref)、比较器、计数器和缓冲器。基准信号发生器(ref)可以产生基准信号(例如,具有预定梯度的灯光信号)并且可以提供灯光信号作为比较器的基准信号。比较器可以将通过cds从每列输出的模拟采样信号与从基准信号发生器(ref)产生的灯光信号比较,由此输出比较信号,该比较信号分别具有根据有效信号分量的转变时间点(transitiontimepoint)。计数器可以执行计数操作以产生计数信号并且可以提供计数信号到缓冲器。缓冲器可以包括分别连接到列线的多个闩锁电路。缓冲器可以响应于每个比较信号的转变而关于每个列线闩锁从计数器输出的计数信号,由此输出闩锁的计数信号作为图像数据。

时序控制器可以控制行驱动器、cds和adc的操作时序。时序控制器可以提供时序信号和控制信号到行驱动器、cds和adc。

在图17的实施方式中,图像传感器可以执行模拟双采样操作。然而,发明构思的实施方式不限于此。在某些实施方式中,图像传感器可以执行数字双采样(dds)操作。在dds操作中,关于在像素的初始状态下的复位分量的模拟信号和关于信号分量的模拟信号可以被转换为两个数字信号,然后该两个数字信号之间的差异可以被提取作为有效信号分量。

图18是示出包括在根据发明构思的一些实施方式的图像传感器的像素阵列中的单元像素的电路图。

参考图18,单元像素可以包括用作光敏装置的光电二极管pd。另外,单元像素可以进一步包括构成读出电路的传输晶体管tx、复位晶体管rx、驱动晶体管dx和选择晶体管sx。

光电二极管pd可以从外部系统接收光(例如,可见光或红外光)并且可以基于接收的光产生光电荷。在一些实施方式中,单元像素可以包括光电晶体管、光栅极(photogate)、或钉扎光电二极管,其与光电二极管pd一起使用或代替光电二极管pd使用。

从光电二极管pd产生的光电荷可以通过传输晶体管tx转输到浮置扩散节点fd中。例如,当联接到传输晶体管tx的栅极的传输控制信号tg具有第一电平(例如,高电平)时,传输晶体管tx可以导通并且从光电二极管pd产生的光电荷可以通过导通的传输晶体管tx传输到浮置扩散节点fd中。

驱动晶体管dx可以用作源跟随器缓冲放大器以放大与存储在浮置扩散节点fd中的电荷对应的信号。选择晶体管sx可以响应于联接到选择晶体管sx的栅极的选择信号sel传送放大的信号到列线col。浮置扩散节点fd可以通过复位晶体管rx被复位。例如,复位晶体管rx可以响应于联接到复位晶体管rx的栅极的复位信号rs在cds操作期间排出存储在浮置扩散节点fd中的光电荷。

在图18中,包括一个光电二极管pd和四个mos晶体管tx、rx、dx和sx的单元像素被示出作为示例。然而,发明构思的实施方式不限于此。

图19是示出根据发明构思的一些实施方式的半导体封装的截面图。图20是图19的部分‘a″′’的放大截面图,示出根据发明构思的一些实施方式的芯片层叠结构。在下文,为了说明的容易和便利,与图1和2的实施方式中相同的技术特征的详细说明将被省略或简要地提及。

参考图19和20,芯片层叠结构20c可以安装在封装基板10上。另外,支架30可以设置在封装基板10上。支架30可具有与芯片层叠结构20c的表面间隔开的顶表面。透明基板40可以设置为邻近于支架30的顶表面。

芯片层叠结构20c可具有面对封装基板10的第一表面20a和与第一表面20a相反的第二表面20b。具体地,芯片层叠结构20c可以包括垂直地堆叠的第一半导体芯片ch1和第二半导体芯片ch2。多个微透镜ml可以设置在芯片层叠结构20c的第二表面20b上。

第一半导体芯片ch1可以包括第一基板100、在第一基板100上的第一电路层130以及在第一电路层130上的第一连接层170。第一基板100、第一电路层130和第一连接层170可以与参考图1和2所描述的相同或相似。另外,第一连接层170的第一上部绝缘层140、第一金属垫150和第一接合绝缘层160可以与参考图3和4a所描述的相同或相似。在一些实施方式中,第一半导体芯片ch1可以是逻辑芯片。例如,第一半导体芯片ch1可以包括参考图17描述的信号处理部分cc。第二半导体芯片ch2可以是像素阵列芯片。因此,第二半导体芯片ch2可以包括参考图17描述的像素阵列pa。

第二半导体芯片ch2可以包括形成在第二基板200中和/或在第二基板200处的光电转换部分pd、浮置扩散区fd和读出电路。读出电路可以包括例如传输晶体管tx。第二基板200可以包括通过外延工艺形成的半导体层并且可以包括例如掺杂有p型掺杂剂的半导体基板。

单元像素可以响应于入射在第二基板200的后表面200b上的光产生图像数据。换句话说,根据发明构思的一些实施方式的芯片层叠结构20c可以包括背后照明的图像传感器(bis)。

例如,在包括单元像素的背后照明的图像传感器中,传输和放大与入射光对应的电信号(例如,光电荷)的多个晶体管可以设置在第二基板200的前表面200a上。另外,用于提供入射光到光电转换部分pd的滤色器cf和微透镜ml可以设置在第二基板200的后表面200b上。

光电转换部分pd可以设置在第二基板200中以产生与入射光对应的光电荷。例如,与入射光对应的电子空穴对可以在每个光电转换部分pd中产生,光电转换部分pd可以收集这些电子或空穴。光电转换部分pd可以掺杂有掺杂剂,该掺杂剂的导电类型不同于第二基板200的掺杂剂的导电类型。例如,光电转换部分pd可以掺杂有n型掺杂剂。在一些实施方式中,光电转换部分pd可以是光电二极管。然而,发明构思的实施方式不限于此。在某些实施方式中,光电转换部分pd可以包括光电晶体管、光栅极、钉扎光电二极管或其任意组合。

传输晶体管tx可以设置在第二基板200的前表面200a上。传输晶体管tx可以将从光电转换部分pd产生的光电荷传输到形成在第二基板200中的浮置扩散区fd中。换句话说,传输晶体管tx可以接收传输信号。当传输晶体管tx被传输信号导通时,光电荷可以被传输到浮置扩散区fd中。

浮置扩散区fd可以通过传输晶体管tx接收光电荷。图像数据可以基于在浮置扩散区fd中传输的光电荷的量而产生。

滤色器cf可以设置为分别对应于光电转换部分pd。滤色器cf可以以矩阵形式布置以构成滤色器阵列。在一些实施方式中,滤色器阵列可具有包括红色滤色器、绿色滤色器和/或蓝色滤色器的拜耳图案(bayerpattern)。在这些实施方式中,滤色器cf可以是红色滤色器、绿色滤色器或蓝色滤色器。在某些实施方式中,滤色器阵列可以包括黄色滤光器、品红滤色器、和/或青色滤色器。在这些实施方式中,滤色器cf可以是黄色滤光器、品红滤色器或青色滤色器。在一些实施方式中,滤色器阵列可以另外包括白色滤光器。

微透镜ml可以设置在滤色器cf上使得微透镜ml分别对应于光电转换部分pd。微透镜ml可以调节入射光的路径以将入射光收集在光电转换部分pd中。微透镜ml可以以矩阵形式布置以构成微透镜阵列。

抗反射层205可以提供在第二基板200的后表面200b与滤色器cf之间。抗反射层205可以防止入射光被第二基板200的后表面200b反射。在一些实施方式中,抗反射层205可具有多层结构,在其中具有彼此不同的反射率的材料层被交替地堆叠。在此情况下,抗反射层205的透射率可以随着交替堆叠的材料层的数目增大而提高。

第二层间绝缘层210a、210b、210c和210d可以堆叠在第二基板200的前表面200a上。第二接触ct2、第二金属线220和第二通路v2可以设置在第二层间绝缘层210a、210b、210c和210d中。第二金属线220可以通过第二通路v2电连接到彼此。另外,第二金属线220可以通过第二接触ct2电连接到读出电路(例如,传输晶体管tx)。第二接触ct2、第二金属线220、第二通路v2和第二层间绝缘层210a、210b、210c和210d可以构成第二电路层230。

第二连接层270可以设置在第二电路层230上。第二连接层270可以包括设置在最远离第二基板200的第二层间绝缘层(例如,第二层间绝缘层210d)上的第二上部绝缘层240、设置在第二上部绝缘层240中的第二金属垫250、和覆盖第二上部绝缘层240的顶表面并暴露第二金属垫250的第二接合绝缘层260。第二上部绝缘层240、第二金属垫250和第二接合绝缘层260可以与参考图3和4b所描述的相同或相似。

同时,第一半导体芯片ch1可以包括附加的读出电路和信号处理部分cc。形成在第一基板100处的多个第一晶体管tr1可以构成附加的读出电路或信号处理部分cc。例如,第一半导体芯片ch1的附加的读出电路可以包括复位晶体管、驱动晶体管和/或选择晶体管。在某些实施方式中,包括复位晶体管、驱动晶体管和/或选择晶体管的附加的读出电路可以形成在第二基板200上。然而,发明构思的实施方式不限于此。复位晶体管可以接收复位信号。复位晶体管可以接收用于复位浮置扩散区fd的电压。例如,当复位信号被触发时,在浮置扩散区fd中积累的电荷可以通过该电压被排出以复位浮置扩散区fd。

第二半导体芯片ch2可以被翻转,然后设置在第一半导体芯片ch1上。因此,第一半导体芯片ch1的第一连接层170可以面对第二半导体芯片ch2的第二连接层270。第一连接层170和第二连接层270可以彼此物理地和/或电地连接,因此第一半导体芯片ch1可以联接和/或接合到第二半导体芯片ch2。换句话说,第一金属垫150和第一接合绝缘层160可以分别与第二金属垫250和第二接合绝缘层260接触并且接合到第二金属垫250和第二接合绝缘层260。图20的部分‘b’,其示出第一连接层170和第二连接层270的接合结构,可以与参考图3所描述的基本相同或相似。换句话说,图19和20的第一金属垫150和第二金属垫250可以与参考图3、4a和4b所描述的基本相同或相似。另外,第一金属垫150和第二金属垫250可以彼此交叉,如参考图5a和5b所描述的。

在一些实施方式中,第二半导体芯片ch2可以包括穿透第二基板200的至少一个贯穿通路280。贯穿通路280可以与第二半导体芯片ch2中设置的单元像素横向地间隔开。贯穿通路280可以电连接到至少一条第二金属线220。接合焊盘8可以设置在第二基板200的后表面200b上。在一些实施方式中,接合焊盘8可以是i/o信号施加到其上的输入/输出(i/o)垫。接合焊盘8可以电连接到穿透第二基板200的后表面200b的贯穿通路280。

根据发明构思的一些实施方式,当从平面图看时,第一和第二半导体芯片的第一和第二金属垫的每个可具有矩形形状。另外,第一和第二金属垫的每个可以包括通过隔板彼此分开的金属垫部分。因此,在第一金属垫和第二金属垫之间可以获得基本恒定的接合面积并且可以实现可靠且稳定的电连接。结果,能够改善在其中第一半导体芯片和第二半导体芯片堆叠并联接到彼此的芯片层叠结构的电特性和可靠性。

虽然上文已经参考示例实施方式描述了发明构思,然而对于本领域技术人员而言显然的是在不脱离发明构思的精神和范围的情况下,可以作出不同变化和改进。因此,应当理解,上述实施方式不是限制,而是说明性的。因此,发明构思的范围通过以下的权利要求书及它们的等价物的最宽可允许解释来确定,而不应受到上述描述的限制或约束。

本申请要求于2015年11月27日向韩国专利局提交的韩国专利申请第10-2015-0167590号的优先权,其全部内容通过引用结合在此。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1