用于导电性的电磁兼容晶片的制作方法

技术领域

本发明大体上涉及半导体装置，且更具体来说，涉及一种半导体封装及其对应制造工艺。

背景技术：

电气领域中，常规扇出型(fan-out)半导体封装通常包括形成于所述封装的封装主体内的至少一个导通孔。在这些半导体封装的制造工艺中，经由使用激光对封装的封装主体进行钻孔以在其中形成至少一个导孔。接着电镀并且用导电金属填充此导孔以便形成导通孔。在常规扇出型半导体封装中，封装主体为包含环氧树脂和二氧化硅(SiO2)填料的复合材料。因为环氧树脂和二氧化硅填料的激光可吸收特性不同且二氧化硅填料的大小通常在10μm到100μm的范围内变化，所以在完成前述激光钻孔工艺后，导孔的侧壁通常较难形成圆形，孔的侧壁的表面粗糙度较高且孔的尺寸大于最佳尺寸。尽管使用高准确度激光以用于钻孔工艺，但这些特定缺点仍会出现。结果，在形成如上文所描述的导通孔的过程中，电镀和后续填孔工艺为复杂且耗时的，因此增加相关成本且进一步使得电镀质量难以控制。

更具体来说，在常规扇出型半导体封装中，经由使用溅镀工艺来促进导孔的电镀。在溅镀机器中，在大体上平行于孔的侧壁的方向上进入对应导孔的方式从溅镀机器喷洒电镀材料。进入孔的方向以及从溅镀机器喷洒的电镀材料的极小粒径常常导致填料阻碍将电镀层完全、均匀地涂覆到侧壁上。就此来说，孔的侧壁的表面粗糙度可由于此侧壁部分地通过从环氧树脂突出的填料的部分而界定。通常将电镀层涂覆到所暴露填料面向溅镀机器的顶侧，而这些填料的对置底侧常常不具有通过溅镀工艺而涂覆到其上的电镀层。结果，当最终将例如铜的金属填入到孔中以完成导通孔的形成时，此金属材料将易于粘附到电镀层，但将不易于粘附到侧壁上未涂覆有电镀层的区域(例如，填料的底侧)。缺乏粘附通常导致空隙的形成，此可损害通过导通孔界定的导电路径的完整性。尽管可通过增加在溅镀工艺中涂覆的材料的量(且因此增加完成溅镀工艺所花费的时间)来减少此不完全电镀的可能性和因此形成的空隙，但如此一来会增加成本且降低生产力。

本发明通过提供一种半导体装置及其对应制造工艺来处理和克服这些缺点，其中所述半导体装置包含通过具有不同性质的若干材料共同地界定的至少一个导通孔，由此同时最优化半导体装置的可制造性和功能性。下文将更详细地描述本发明的这些以及其它特征和优点。

技术实现要素：

根据本发明的实施例，提供一种半导体装置，其包括：半导体裸片或芯片；封装主体；以及封装主体穿导孔。所述芯片具有作用表面和位于邻近所述作用表面的多个接垫。所述封装主体封装所述芯片的侧壁，且具有形成于所述封装主体中包含具有规定的第一表面粗糙度值的侧壁的至少一个孔。所述封装主体穿导孔位于所述封装主体的所述孔中，且包括电介质材料和至少一个导电互连金属。所述电介质材料位于所述孔的所述侧壁上，且界定具有一侧壁的至少一个孔洞，所述侧壁具有第二表面粗糙度值。所述孔洞的所述侧壁的所述第二表面粗糙度值小于所述孔的所述侧壁的所述第一表面粗糙度值。所述互连金属位于所述孔洞中。

根据本发明的另一实施例，所述半导体装置还可包括经图案化导电层。所述经图案化导电层位于邻近所述芯片的所述作用表面，且将所述芯片的所述接垫电连接到位于所述封装主体的所述孔中的所述封装主体穿导孔的所述互连金属。另外，位于所述封装主体中的所述孔的所述侧壁上的所述电介质材料的一部分可进一步部分地覆盖所述封装主体的第一表面。

根据本发明的又一实施例，提供一种用于制造前述半导体装置的方法或过程。一种示范性过程包括以下步骤：(a)在封装主体中形成至少一个孔，所述孔具有规定的第一表面粗糙度值；(b)用电介质材料填充所述至少一个孔；(c)在所述电介质材料中形成至少一个孔洞，所述孔洞具规定的第二表面粗糙度值，所述第二表面粗糙度值小于所述第一表面粗糙度值；以及(d)用互连金属填充所述孔洞。

附图说明

本发明的这些以及其它特征在参照图式后将变得更清楚，其中：

图1为根据本发明的第一实施例建构的半导体装置的横截面图；

图2为图1所示的圆圈围绕区B的放大图；

图3为图1所示的圆圈围绕区A的放大图；

图4为沿图3的线4-4截取的横截面图；

图5为图1所示的半导体装置的俯视平面图，其中省略了半导体装置的第二钝化层的第二开口、焊球、经图案化导电层和表面种子层；

图6为根据本发明的第二实施例建构的半导体装置的俯视平面图；

图7为沿图6的线7-7截取的横截面图；

图8至21说明可用以促进制造图1-5所示的半导体装置的步骤的示范性序列；以及

图22-27说明可用以促进制造图6-7所示的半导体装置的步骤的示范性序列。

图式和“具体实施方式”所使用的共同参考标号用以指示相同元件。结合附图以及详细描述将更清楚地了解本发明。

具体实施方式

参照图1，描绘根据本发明的实施例建构的半导体装置1。所述半导体装置1包括：半导体裸片或芯片2；封装主体12；上部重分布层(RDL)，其位于部分半导体芯片2和封装主体12的上表面上；下部重分布层，其位于封装主体12的下表面的部分之上；以及至少一个导通孔15，其形成于通孔123中，所述至少一个导通孔15将上部重分布层与下部重分布层互连。

半导体芯片2包含作用表面21和对置的背侧表面22。外围侧表面25在作用表面21与背侧表面22之间延伸。多个导电端子或接垫23位于作用表面21上。保护层24还位于作用表面21上。优选为氮化物层或氧化物层的保护层24包含形成于保护层24中的多个开口241，所述多个开口241暴露各个接垫23。

封装主体12部分地封装半导体芯片2。封装主体12还覆盖或封装半导体芯片2的侧表面25和背侧表面22两者。封装主体12界定实质上与半导体芯片2的作用表面21连续或共平面的第一表面121，且界定位于与第一表面121成对置关系的第二表面122。封装主体12可由例如环氧树脂的模制化合物组成。

上部重分布层包含第一钝化层14、表面种子层182、上部经图案化导电层31和第二钝化层32。第一钝化层14覆盖经涂覆到半导体芯片2的作用表面21的保护层24。就此来说，第一钝化层14包含形成于其中且与位于保护层24中的开口241中的相应开口同轴地对准的多个内部开口141。因此，芯片2的接垫23中的每一者在对应的同轴地对准的一对开口214和内部开口141中被暴露。

除内部开口141外，第一钝化层14还包含至少一个外部开口142，所述至少一个外部开口142与形成于封装主体12中的至少一个孔123对准。图1所示的半导体装置1的实施例中，其中多个通孔123形成于封装主体12中且圍繞所述半導体芯片2，第一钝化层14包含形成于其中的多个外部开口142，其中的每一外部开口142与每一孔123同轴地对准。因此，在半导体装置1中，形成于第一钝化层14内的外部开口142的数目优选等于形成于封装主体12中的孔123的数目，其中每一此类外部开口142与对应孔123对准。第一钝化层14可由例如聚酰亚胺(PI)或环氧树脂的非导电聚合物形成。或者，第一钝化层14可为无机的，且包括例如二氧化硅(SiO₂)的材料。第一钝化层14可更进一步包括例如苯并环丁烯(BCB)的感光性聚合物。可经由实施旋涂或喷涂工艺来促进第一钝化层14的形成。如图1中所见，通过第一钝化层14界定的外围侧表面优选与通过封装主体12界定的外围侧表面实质上连续或共平面。

上部重分布层的第二钝化层32位于经图案化导电层31和第一钝化层14上。第二钝化层32具有形成于其中的多个第二开口321。第二开口321暴露通过经图案化导电层31界定的相应区段的部分。第二钝化层32可由例如聚酰亚胺(PI)或环氧树脂的非导电聚合物形成。或者，第二钝化层32可为无机的，且包括例如二氧化硅(SiO₂)的材料。另外，第二钝化层32可包括例如苯并环丁烯(BCB)的感光性聚合物。可经由实施旋涂或喷涂工艺来促进第二钝化层32的形成。如图1中所见，通过第二钝化层32界定的外围侧表面优选与通过第一钝化层14和封装主体12两者界定的外围侧表面实质上连续或共平面。所属领域的技术人员将了解，第一钝化层14和第二钝化层32可由相同或不同材料制造。焊球34位于第二钝化层32的第二开口321中以接触经图案化导电层32的区段中的相应区段。

在半导体装置1中，上部经图案化导电层31将半导体芯片2的接垫23与导通孔15且与位于第二钝化层32的第二开口321中的外部接点或焊球34电连接。因此，上部重分布层提供通往和来自具有外部印刷电路板(未图示)抑或可连接或安装到下部重分布层的第二半导体装置(也未图示)的半导体芯片2的信号路由。

下部重分布层包含第三钝化层36、背侧电路层38、第四钝化层39和至少一个下部接垫或凸块下金属化层44(UBM)。将第三钝化层36涂覆到且覆盖封装主体12的第二表面122。第三钝化层36具有位于其中的多个第三开口361。第三开口361中的每一者与相应导通孔15的一部分对准且因此暴露所述部分。第三钝化层36可由例如聚酰亚胺(PI)或环氧树脂等非导电聚合物形成。或者，第三钝化层36可为无机的，且包括例如二氧化硅(SiO₂)等材料。另外，第三钝化层36可包括例如苯并环丁烯(BCB)等感光性聚合物。可经由实施旋涂或喷涂工艺来促进第三钝化层36的形成。如图1中所见，通过第三钝化层36界定的外围侧表面优选与通过封装主体12界定的外围侧表面实质上连续或共平面。

下部重分布层的背侧电路层38位于第三钝化层36上。背侧电路层38经图案化以界定多个离散区段，其中的每一者延伸到相应第三开口361中以便接触相应导通孔15中的一部分。所属领域的技术人员将理解，背侧电路层38和因此通过其图案化界定的每一区段可包括位于第三钝化层36上的种子层和位于种子层上的导电层的组合。

下部重分布层的第四钝化层39位于背侧电路层38和第三钝化层36上。第四钝化层39具有形成于其中的多个第四开口391。每一第四开口391暴露通过经图案化背侧电路层38界定的相应区段的一部分。第四钝化层39可由例如聚酰亚胺(PI)或环氧树脂等非导电聚合物形成。或者，第四钝化层39可为无机的，且包括例如二氧化硅(SiO₂)等材料。另外，第四钝化层39可包括例如苯并环丁烯(BCB)等感光性聚合物。可经由实施旋涂或喷涂工艺来促进第四钝化层39的形成。如图1中所见，通过第四钝化层39界定的外围侧表面优选与通过第三钝化层36和封装主体12两者界定的外围侧表面实质上连续或共平面。所属领域的技术人员将理解到，第三钝化层36和第四钝化层39可由相同或不同材料制造。凸块下金属化层44(UBM)位于第四钝化层39的第四开口391中以接触经图案化背侧电路层38的相应区段。

参看图2，说明半导体装置1的导通孔15以及与上部和下部重分布层的互连的放大图。在半导体装置1中，每一通孔123从封装主体12的第一表面121延伸到封装主体12的第二表面122。导通孔15位于每一通孔123内。每一导通孔15包括以下各者的组合：电介质材料16、种子层181的离散区段，和互连金属30。

在每一导通孔15中，电介质材料16位于对应孔123内且覆盖对应孔123的侧壁，即，电介质材料16粘附到封装主体12的通过通孔123暴露的一部分。电介质材料16进一步位于第一钝化层14的与孔123同轴地对准的对应外部开口142的侧壁上且覆盖所述侧壁。第一钝化层14的每一外部开口142的直径大于封装主体12的对应孔123的直径。由于第一钝化层14在孔123形成于封装主体12中之前涂覆到封装主体12的第一表面121，因此在用以促进形成孔123的激光钻孔工艺期间，激光将仅对封装主体12进行钻孔且将不受第一钝化层14影响。因此，每一导通孔15的电介质材料16进一步覆盖封装主体12的第一表面121的一部分。电介质材料16具有以如图示从上表面延伸到下表面的至少一个空腔或孔洞161。如同每一通孔123，优选经由使用激光钻孔工艺来形成此孔洞161。就此来说，如下文将更详细地论述，在形成每一导通孔15的过程中，将电介质材料16置于每一通孔123和对应外部开口142中，其中对应孔洞161随后形成于电介质材料16中。如下文将更详细地论述，此后将种子层181直接电镀到孔洞161的侧壁上，此后用互连金属30填充所述孔洞161。

组合地参照图3和4，图3和4所示为包含表面粗糙度的变化的导通孔15的放大图。在半导体装置1中，经由使用激光钻孔工艺来形成每一通孔123，且每一通孔123具有在从约100μm至约500μm的范围中的优选直径。用于半导体装置1中的封装主体12优选为包含环氧树脂和二氧化硅填料125的复合材料，其中二氧化硅填料125的大小在约10μm至约100μm的范围间变化。由于包含于封装主体12中的环氧树脂和二氧化硅填料125的激光吸收特性不同，因此用以形成孔123的激光钻孔工艺导致每一孔123界定具有第一表面粗糙度值的侧壁。就此来说，每一孔123的侧壁的第一表面粗糙度值与包含于封装主体12中的二氧化硅填料125的大小成比例。通常，孔123的侧壁的第一表面粗糙度值大于约20μm。如上文所指示，封装主体12内包含二氧化硅填料125为每一孔123的侧壁具有前述第一表面粗糙度值的主要原因。

每一导通孔15的电介质材料16优选为聚酰亚胺(PI)或与封装主体12不同而未包含二氧化硅填料125的焊料掩模。由于在电介质材料16中不存在任何二氧化硅填料125，因此通过前述激光钻孔工艺形成的孔洞161的侧壁具有在从约2μm至约20μm的范围中且通常在从约5μm至约10μm的范围中的第二表面粗糙度值。将理解到，孔洞161的侧壁的第二表面粗糙度值因此通常小于对应孔123的侧壁的第一表面粗糙度值。即，孔洞161的侧壁比对应孔123的侧壁平滑，此情形提供某些于下文将更详细地论述的优点。如图4中所见，孔123的侧壁的形状通常呈非正圆形的形式，其中孔洞161的侧壁的形状较近似于正圆形。即，孔洞161的圆度值大于孔123的圆度值。

对应于相应导通孔15中的种子层181的每一离散区段形成于在电介质材料16中形成的孔洞161的侧壁上且因此覆盖所述侧壁。另外，从种子层181的每一区段过渡到上部重分布层的如上文所指示位于第一钝化层14上的表面种子层182的对应离散区段。在制造半导体装置1的过程中，同时形成种子层181和表面种子层182，其中所述两个层的对应于每一导通孔15的每一对所得离散区段因此一体地连接到彼此。表面种子层182的每一区段形成于第一钝化层14上以便延伸至借此界定的内部开口141中的一者或一者以上中，且因此接触半导体芯片2的接垫23中的一者或一者以上。

在半导体装置1中，种子层181和表面种子层182两者优选由Ti/Cu制造。由于每一孔123的侧壁具有上文所描述的第一表面粗糙度值，因此将种子层181直接电镀于对应孔123的侧壁上的任何尝试将造成在控制此种子层181的电镀质量方面的困难。就此来说，种子层181的厚度在从约2μm到约20μm的范围中，借此使得难以将种子层181直接电镀于孔123的相对粗糙侧壁上。根据本发明，以前述方式使每一孔123具有电介质材料16，其中接着将种子层181电镀到孔洞161的具有减小的第二表面粗糙度值的侧壁上，因此克服粗糙度问题。

更具体来说，在半导体装置1中，每一孔123的侧壁的第一表面粗糙度大体上可由于此侧壁部分地通过二氧化硅填料125的从环氧树脂突出的部分而界定。按照如此方法，由于预期将经由使用上文所描述的溅镀工艺来形成种子层181，因此通过消除电介质材料16而直接在孔123的侧壁上形成此种子层181的任何尝试将造成上文所强调的相同缺点。就此来说，二氧化硅填料125将潜在地阻碍将种子层181完全均匀涂覆到孔123的侧壁，此又可导致在填入到孔123中的互连金属30与孔123的侧壁之间形成空隙。这些空隙可增加导通孔的电阻，且可在完成规定可靠性测试(例如，TCT、HAST)后进一步产生缺陷。

与通常经由使用溅镀工艺形成的种子层181相对比，电介质材料16优选作为流体而填入到每一孔123中且此后经固化以将其凝固。此形成工艺外加电介质材料16的材料性质导致电介质材料16沉积于孔123的侧壁上，其中与将由种子层181到孔123的侧壁上的直接电镀所产生的空隙相比较，实质上较少空隙界定于电介质材料16与孔123的侧壁之间。另外，由于形成于电介质材料16中的孔洞161的侧壁的第二表面粗糙度值小于孔123的侧壁的第一表面粗糙度值(孔洞161的侧壁因此比孔123的侧壁平滑)，因此当溅镀工艺用以促进形成种子层181时，存在种子层181的每一离散区段与对应孔洞161的侧壁之间的空隙形成的发生率的实质减小。因此，将电介质材料16包含于每一导通孔15内有效地克服任何尝试将种子层181直接电镀到孔123的侧壁上所产生的在控制种子层181的电镀质量方面的许多困难。按照如此方法，与实现种子层181直接到孔123的侧壁上的适当电镀质量将需要的增加的时间和成本相比较，与种子层181至孔洞161的侧壁上的电镀相关联的时间相对较短，其中种子层181的电镀质量较易于控制，因此导致用于半导体装置1的制造成本减少且增加其可靠性。

半导体装置1的每一导通孔15的互连金属30位于电介质材料16的孔洞161内以与种子层181的对应区段的至少一个部分直接接触。如图1中所见，互连金属30为固体金属柱。然而，还预期互连金属30可替代地包括通过导电金属材料环绕的绝缘材料芯。因此，在半导体装置1的每一导通孔15内，互连金属30通过种子层181的对应区段环绕或围绕，所述种子层181又通过对应孔123内的电介质材料16围绕。

在半导体装置1中，包含位于每一导通孔15中的互连金属30一体地连接到上部重分布层的经图案化导电层31的对应离散区段。每一导通孔15的互连金属30和经图案化导电层31的对应区段同时形成，且因此一体地连接到彼此。经图案化导电层31的每一区段位于表面种子层182的对应下部区段上且沿所述区段延伸，如上文所指示，所述表面种子层182形成于第一钝化层14上以便延伸到借此界定的内部开口141中的一者或一者以上中，且因此接触半导体芯片2的接垫23中的一者或一者以上。按照如此方法，经图案化导电层31的每一区段的形状优选与上面形成有经图案化导电层31的表面种子层182的彼区段相同，经图案化导电层31的每一区段因此操作以促进其一体地连接的导通孔15的互连金属30到半导体芯片2的接垫23中的至少一者的电连接。在半导体装置1中，每一导通孔15的互连金属20且因此经图案化导电层31的对应区段优选由Cu制造。因而，经图案化导电层31的每一区段有效地促进半导体芯片2的接垫23中的一者或一者以上到包含于半导体装置1中相应导通孔15的互连金属30的电连接。

参照图5，在半导体装置1中，以大体四边形(例如，正方形)图案来布置形成于封装主体12中且在其第一表面121与第二表面122之间延伸的多个孔123。就此来说，每一孔123定位于半导体芯片2的侧表面25与通过封装主体12界定的外围侧表面之间。

图6描绘根据本发明的另一实施例建构的半导体装置1a。所述半导体装置1a实质上类似于图1-5中所展示的半导体装置1，其中下文仅强调半导体装置1与半导体装置1a之间的区别。

半导体装置1与半导体装置1a之间的主要区别在于包含于半导体装置1a中的孔123的结构(与包含于半导体装置1中的孔123相比较)。更具体来说，半导体装置1中的每一孔123具有大体圆形配置，而半导体装置1a中的每一孔123具有大体四边形(例如，矩形)配置。由于半导体装置1a中的每一孔123的增加的大小，位于孔123中的电介质材料16可具有经由激光钻孔工艺形成于其中的多个孔洞161，这些孔洞161是以规定图案或布置形成。在图6中所展示的半导体装置1a的示范性实施例中，在封装主体12中仅形成总计四(4)个孔123。对置的一对孔123中的每一孔123容纳七(7)个导通孔15a，其中剩余的对置的一对孔123各自容纳三个(3)导通孔15a。所属领域的技术人员将认识到，通过图6所示的孔123中的每一者容纳的导通孔15a的大小和数目仅为示范性的，且可在不脱离本发明的精神和范围的情况下变化。

参看图7，在位于半导体装置1a的每一孔123中的电介质材料16中形成的孔洞161中的每一者具有电镀到其侧壁上的种子层181的离散区段，且进一步具有位于其中的专用互连金属30。因此，种子层181的至少两个单独区段和至少两个单独互连金属30位于半导体装置1a的每一孔123中。另外，如上文所指示，半导体装置1a的每一孔123容纳多个封装主体穿导孔15a。半导体装置1a的孔123中的对应者内的每一此导通孔15a包括以下各者的组合：位于此孔123中的单个电介质材料16、种子层181的专用区段，和专用互连金属30。可归因于半导体装置1a的结构的主要优点中的一者在于，在与所述半导体装置1a相关的制造工艺中，形成孔123所需的时间由于孔123的数目减少而实质上减少，所述时间减少又导致与半导体装置1a的制造相关的每小时产出(unit per hour,UPH)生产率较高。在每一孔123内，在填入到此孔123中的电介质材料16中形成的孔洞161之间的间距可非常小，且通常在从约10μm到约100μm的范围中。

在半导体装置1a中，形成于第一钝化层14中的外部开口142将经大小调整以容纳相应孔123。就此来说，通过半导体装置1a的第一钝化层14中的每一孔142界定的四边形侧壁相对于对应孔123的外围向外隔开，使得半导体装置1a中的第一钝化层14不影响用以促进形成孔123中的每一者的激光钻孔工艺。作为半导体装置1a中的每一外部开口142与对应孔123之间的此相对大小调整的结果，位于每一孔123中的电介质材料16除覆盖第一钝化层14的对应外部开口142的侧壁外还将覆盖封装主体12的第一表面121的一部分。

现参照图8至21，描绘可用以促进制造图1-5中所展示的半导体装置1的步骤的示范性序列。图8至21描绘依据仅单个半导体装置1的制造的过程步骤。然而，所属领域的技术人员将认识到，通常以促进多个半导体装置1的同时制造的方式来实施过程。

在制造工艺于图8所示的初始步骤中，提供可包括玻璃板或硅晶片的载体，且所述载体包含经涂覆到其一侧或其一面的黏合薄膜42。

在制造工艺于图9所示的下一步骤中，将至少一个半导体芯片2且优选多个半导体芯片2位于经涂覆的载体40的黏合薄膜42上。每一半导体芯片2具有在其操作性地接合到黏合薄膜42之前涂覆到其作用表面21的上文所描述的保护层24。如图9进一步所示，将经涂覆到作用表面21的保护层24直接接合到黏合薄膜42，其中半导体芯片2的背侧表面22因此安置成离黏合薄膜42最远。

在制造工艺于图10所示的下一步骤中，通过封装主体12封装半导体芯片2。更具体来说，封装主体12封装或覆盖每一半导体芯片2的侧表面25和背侧表面22。另外，封装主体12的第一表面121接触黏合薄膜42，且因此与每一半导体芯片2的作用表面21实质上连续或共平面。

在制造工艺于图11所示的下一步骤中，移除载体40和黏合薄膜42，因此暴露封装主体12的第一表面121和经涂覆到每一半导体芯片2的作用表面21的保护层24。对于每一半导体芯片2，其接垫23在对应保护层24的相应开口241内有效地暴露。

在制造工艺于图12所示的下一步骤中，将第一钝化层14涂覆到部分地由封装主体12封装的每一半导体芯片2的保护层24。如图12所示，除接触半导体芯片2的保护层24外，第一钝化层14的部分还接触封装主体12的第一表面121的部分。第一钝化层14的内部开口141与保护层24的相应开口241同轴地对准，以促进暴露半导体芯片2的接垫23。

在制造工艺于图13所示的下一步骤中，经由使用第一激光15在封装主体12中形成多个通孔123。如从图13所示，将来自第一激光15的激光能量施加到封装主体12的第一表面121的在通过第一钝化层14界定的每一外部开口142中暴露的部分。在图13中所展示的制造步骤中，每一孔123为盲孔，且因此在此阶段并不延伸到封装主体12的第二表面122。如先前所解释，第一钝化层14的每一外部开口142的直径大于对应孔123的直径，第一激光15因此仅对封装主体12进行钻孔且不受第一钝化层14影响。第一激光15的波长优选在从约254nm到约10640nm的范围中。还如上文所指示，在完成激光钻孔工艺后，每一孔123的侧壁即可由于包含于封装主体12中的环氧树脂和二氧化硅填料125的激光吸收特性的差异而具有在从约5μm到约100μm的范围中的第一表面粗糙度值。

在制造工艺于图14所示的下一步骤中，用电介质材料16填充每一孔123和在第一钝化层14中的对应外部开口142。

在制造工艺于图15所示的下一步骤中，经由使用第二激光17(其可为或可不为与第一激光15相同的装置)对填入到每一孔123中的电介质材料16进行钻孔，此钻孔操作促进在电介质材料16内形成孔洞161。当经由使用第二激光17完成第二激光钻孔操作时，在对应孔123的侧壁上和在对应外部开口142的侧壁上留有电介质材料16。如上文所指示，通过第二激光钻孔工艺界定的孔洞161的侧壁具有通常在从约2μm到约20μm的范围中的第二表面粗糙度值，所述第二表面粗糙度值小于对应孔123的侧壁的前述第一表面粗糙度值。可预期第二激光17的波长将等于或小于第一激光15的波长。

在制造工艺于图16中所示的下一步骤中，在每一孔洞161中和在第一钝化层14上电镀优选由Ti/Cu形成的种子层18。所述种子层18界定上文关于完成的半导体装置1所描述的种子层181和表面种子层182。由于每一孔洞161的侧壁的第二表面粗糙度值小于对应孔123的侧壁的第一表面粗糙度值(如上文所指示)，因此用以促进形成种子层18(且具体来说，其界定种子层181的部分)的电镀时间为短的(借此降低制造成本)，其中电镀质量易于控制且具有高质量。接着图案化种子层18以界定上文所描述的种子层181和表面种子层182的每一对一体地连接的离散区段。更具体来说，作为此图案化的结果，使种子层18界定经分隔成对应于相应孔洞161的多个单独区段的种子层181和还经分隔成多个单独区段的表面种子层182，表面种子层182的单独区段中的每一者一体地连接到种子层181的对应区段，且进一步延伸到通过第一钝化层14界定的内部开口141中的一者或一者以上中，以便接触对应半导体芯片2的接垫23中的一者或一者以上。

在制造工艺于图17所示的下一步骤中，在种子层181和表面种子层182上电镀例如Cu的金属材料。接着图案化所述金属材料。此图案化导致金属材料形成于种子层181的每一离散区段上且填充对应孔洞161以界定对应导通孔15的互连金属30，且导致金属材料进一步形成于表面种子层182的每一离散区段上以界定经图案化导电层31的对应区段。如先前所解释，每一导通孔15的互连金属30优选为固体金属柱，但也可以是通过导电金属材料环绕的绝缘材料芯。

在制造工艺于图18所示的下一步骤中，在经图案化导电层31和第一钝化层14上形成第二钝化层32。通过第二钝化层32界定的第二开口321暴露通过经图案化导电层31界定的相应区段的部分。

在制造工艺于图19所示的下一步骤中，通过轮磨或蚀刻工艺使封装主体12从其第二表面122薄化。此轮磨或蚀刻工艺有效地暴露每一导通孔15的互连金属30，且进一步有效地使最初为盲孔的每一孔123变成通孔。

在制造工艺于图20所示的下一步骤中，在通过第二钝化层32界定的相应第二开口321中形成例如焊球的多个接点34，以接触经图案化导电层31的相应区段。

在制造工艺于图21所示的下一步骤中，在封装主体12的第二表面122上形成第三钝化层36。通过第三钝化层36界定的第三开口361中的每一者与对应导通孔15对准且暴露对应导通孔15的互连金属30。在形成第三钝化层36之后，在第三钝化层36上形成背侧电路层38。图案化背侧电路层38以界定多个离散区段，其中的每一者延伸到通过第三钝化层36界定的相应第三开口361中以接触对应导通孔15的互连金属30。此后，将第四钝化层位于背侧电路层38和第三钝化层36两者上。通过第四钝化层39界定的第四开口391中的每一者暴露通过经图案化背侧电路层38界定的相应区段的一部分。接着在通过第四钝化层39界定的每一第四开口391中形成如图1中所示的凸块下金属化层44。

在制造工艺的最后步骤中，接着切割或单体化封装主体12以及第一钝化层14、第二钝化层32、第三钝化层36和第四钝化层39，以形成多个个别半导体装置1(如图1所示)。在每一半导体装置1中，作为此单体化工艺的结果而形成封装主体12以及第一钝化层14、第二钝化层32、第三钝化层36和第四钝化层39中的每一者的外围侧表面。然而，每一半导体芯片2和对应于其的导通孔15优选具备各自如上文所描述的专用种子层18、专用金属层和专用背侧电路层38。

现参照图22-27，描绘可用以促进制造图6-7中所展示的半导体装置1a的步骤的示范性序列。经实施以促进制造半导体装置1a的方法实质上类似于上文关于制造半导体装置1所描述的方法，其中下文仅强调区别。

参看图22，用于半导体装置1的制造工艺与用于半导体装置1a的制造工艺之间的区别在于，上文关于图13所描述的用以在半导体装置1中形成孔123的第一激光钻孔工艺替代地用以形成半导体装置1a的大小增加的孔123。更特定来说，如图23所示用于半导体装置1a的制造工艺的步骤中，以促进形成大小增加的孔123的方式完成第一激光钻孔工艺，所述孔123中的每一者具有大体四边形配置而非圆形配置。

在制造工艺于图24所示的下一步骤中，用电介质材料16填充大小增加的每一孔123。

在制造工艺于图25所示的下一步骤中，关于填入到每一孔123中的电介质材料16而进行上文关于图15所描述的第二激光钻孔工艺，以便在电介质材料16中形成多个孔洞161。

在制造工艺于图26所示的下一步骤中，在每一孔洞161中和在第一钝化层14上电镀优选由Ti/Cu形成的种子层18。接着图案化种子层18以界定上文所描述的种子层181和表面种子层182的每一对一体地连接的离散区段。更具体来说，作为此图案化的结果，使种子层18界定经分隔成对应于相应孔洞161的多个单独区段的种子层181和还经分隔成多个单独区段的表面种子层182，表面种子层182的每一单独区段一体地连接到种子层181的对应区段且进一步延伸到通过第一钝化层14界定的内部开口141中的一者或一者以上中，以便接触对应半导体芯片2的接垫23中的一者或一者以上。因此，种子层18界定完成的半导体装置1a中的种子层181和表面种子层182两者。

在制造工艺于图27所示的下一步骤中，在种子层18上电镀例如Cu的金属材料。接着图案化所述金属材料。此图案化导致金属材料形成于种子层181的每一离散区段上且填充对应孔洞161以界定对应导通孔15a的互连金属30，且导致金属材料进一步形成于表面种子层182的每一离散区段上以界定经图案化导电层31的对应区段。用以促进制造半导体装置1a的后续步骤类似于上文关于图18至21所示和描述的所述步骤。

尽管已参考本发明的特定实施例描述和说明了本发明，但这些描述和说明并不限制本发明。所属领域的技术人员应理解，可在不脱离如由随附权利要求书界定的本发明的真实精神和范围的情况下作出各种改变且可用等效物替代。所述说明可能未必按比例绘制。由于制造工艺和容限，在本发明的艺术再现与实际设备之间可存在区别。可存在未特定说明的本发明的其它实施例。将说明书和图式视为说明性而非限制性的。可作出修改以使特定情形、材料、物质组成、方法或过程适合于本发明的目标、精神和范围。所有这些修改既定在附于此的权利要求书的范围内。虽然已参考以特定次序执行的特定操作描述了本文中所揭示的方法，但将理解，可在不脱离本发明的教示的情况下将这些操作组合、再分或重排序以形成等效方法。因此，除非本文中特定地指示，否则所述操作的次序和分群并非对本发明的限制。