一种绝缘栅双极晶体管的制作方法

本发明涉及半导体领域，尤其涉及一种绝缘栅双极晶体管。

背景技术：

绝缘栅双极晶体管(Insulated Gate Bipolar Transistor,IGBT)以其低通态压降、高耐压、驱动控制简单、易并联等优点广泛地应用在各类电力电子系统中，是目前高压功率器件领域核心器件之一。其典型的应用是作为功率开关来控制功率变换，故器件需要满足在一定频率下开关功率控制能力。理想的开关器件是要求具备瞬时开通或关断的能力，但对于实际的功率半导体器件，受制于器件结构特性，不可避免的存在开通与关断时间，影响器件的工作频率。

IGBT器件工作在导通状态时，内部存储了大量载流子，以实现较好的电导调制效应，降低导通压降；在关断过程时，就需要迅速排出这些存储的载流子，实现器件截止态的高耐压特性。所以在关断过程，存在大量过程载流子排出的过程，在耗尽层的作用下，大量载流子由于电场作用推到器件接近底部集电极位置，如图1所示，这些积累在未耗尽区域的载流子101只能通过复合作用来排出，导致IGBT关断过程形成较为缓慢的拖尾电流，影响了器件的关断时间Tf，导致IGBT器件的关断速度变慢。

也就是说，现有技术中的IGBT器件，存在未耗尽区域的载流子排出慢，故关断速度慢的技术问题。

技术实现要素：

本发明通过提供一种绝缘栅双极晶体管，解决了现有技术中的IGBT器件，存在的未耗尽区域的载流子排出慢，故关断速度慢的技术问题。

一方面，为解决上述技术问题，本发明提供了如下技术方案：

一种绝缘栅双极晶体管，包括：

衬底；

位于衬底的栅极、发射极和集电极；其中，所述集电极和所述发射极分别位于所述衬底的两端；

超结结构，位于所述衬底上靠近所述集电极一侧，以在所述晶体管关断时，通过所述超结结构耗尽堆积在所述集电极侧的过剩载流子。

可选的，所述超结结构的厚度为所述集电极和所述发射极之间的漂移区厚度的1/2至1/4。

可选的，所述超结结构为交替设置的多根P型立柱和多根N型立柱；其中，每相邻两根P型立柱之间的区域为一根N型立柱。

可选的，所述P型立柱的掺杂浓度等于所述N型立柱的掺杂浓度。

可选的，所述P型立柱的宽度等于所述N型立柱的宽度。

可选的，所述超结结构与所述集电极连接。

可选的，所述衬底的一端设置有第一阱区和位于所述第一阱区表面的第二阱区；所述第二阱区为发射极区；所述衬底的另一端设置有集电极区；所述集电极区与所述第一阱区的掺杂类型均为第一掺杂类型；所述第二阱区的掺杂类型为与所述第一掺杂类型不同的第二掺杂类型。

可选的，所述第一掺杂类型为N型，所述第二掺杂类型为P型；或者，所述第一掺杂类型为P型，所述第二掺杂类型为N型。

可选的，所述第二阱区表面有发射极接触；所述集电极区表面有集电极接触。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

本申请实施例提供的绝缘栅双极晶体管，在衬底的靠近集电极一侧形成超结结构，在晶体管关断时，由于耗尽层的展宽作用，大量载流子在电场作用下迅速被扫到所述超结结构区域，并通超结结构快速扫出器件，有效缩短拖尾电流时间，减小关断时间。进一步，由于所述超结结构的平板电场分布，还能提升器件的耐压特性，且不会对器件正向导通压降带来负面影响。另外，所述超结结构形成在集电极一侧，不需要贯穿整个器件漂移区，在工艺上也易于实现。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为背景技术中绝缘栅双极晶体管的结构图；

图2为本申请实施例中绝缘栅双极晶体管的结构图。

具体实施方式

本申请实施例通过提供一种绝缘栅双极晶体管，解决了现有技术中的IGBT器件，存在的未耗尽区域的载流子排出慢，故关断速度慢的技术问题。实现了有效缩短拖尾电流时间，减小关断时间的技术效果。

为解决上述技术问题，本申请实施例提供技术方案的总体思路如下：

本申请提供一种绝缘栅双极晶体管，包括：

衬底；

位于衬底的栅极、发射极和集电极；其中，所述集电极和所述发射极分别位于所述衬底的两端；

超结结构，位于所述衬底上靠近所述集电极一侧，以在所述晶体管关断时，通过所述超结结构耗尽堆积在所述集电极侧的过剩载流子。

本申请实施例提供的绝缘栅双极晶体管，在衬底的靠近集电极一侧形成超结结构，在晶体管关断时，由于耗尽层的展宽作用，大量载流子在电场作用下迅速被扫到所述超结结构区域，并通超结结构快速扫出器件，有效缩短拖尾电流时间，减小关断时间。进一步，由于所述超结结构的平板电场分布，还能提升器件的耐压特性，且不会对器件正向导通压降带来负面影响。另外，所述超结结构形成在集电极一侧，不需要贯穿整个器件漂移区，在工艺上也易于实现。

为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。

在本实施例中，提供了一种绝缘栅双极晶体管，请参考图2，如图2所示，所述晶体管包括：

衬底1；

位于衬底的栅极2、发射极3和集电极4；其中，所述集电极4和所述发射极3分别位于所述衬底1的两端；

超结结构5，位于所述衬底1上靠近所述集电极4一侧，以在所述晶体管关断时，通过所述超结结构5耗尽堆积在所述集电极4侧的过剩载流子。

下面结合图2，分别介绍本实施例提供的绝缘栅双极晶体管提高器件关断速度的原理和结构。

首先，介绍所述绝缘栅双极晶体管提高器件关断速度的原理。

IGBT器件工作在导通状态时，内部存储了大量载流子，故在关断过程时，就会存在大量载流子排出的过程，在耗尽层展宽的作用下，大量载流子由于电场作用如图1中的圆点所示，被推到器件接近底部集电极4附近位置，本申请中的IGBT器件，在集电极侧形成了超结结构5，由于电荷平衡原理，超结结构5在纵向及横向同时形成耗尽区扩展，这样能够快速的扫出积累在器件集电极底部的过剩载流子，该作用时间相比传统结构中载流子在底部区域的缓慢复合作用是非常快的，所以可以有效的缩短拖尾电流的时间，减小关断时间。

接下来，介绍所述绝缘栅双极晶体管的结构。

在本申请实施例中，考虑到工艺实现的简便性，可以设置所述超结结构5与所述集电极4连接，以便于从集电极4侧注入形成所述超结结构5。

具体来讲，由于IGBT器件本身在加工工艺中会增加场截止缓冲层(Field Stop，FS层)及背面注入等多步背面工艺，所以利用器件背面加工工艺，增加超结的制备工艺，就可以实现所述超结结构5。

具体来讲，所述超结结构5为交替设置的多根P型立柱和多根N型立柱；其中，每相邻两根P型立柱之间的区域为一根N型立柱。也可以说，每相邻两根N型立柱之间的区域为一根P型立柱。

较优的，所述P型立柱的掺杂浓度等于所述N型立柱的掺杂浓度。所述P型立柱的宽度等于所述N型立柱的宽度。以保证所述超结结构5各区域的电场强度相等，提高载流子排出效率的同时，不影响器件工作特性。

需要说明的是，超结结构5的掺杂浓度和超结柱宽度，可以依据工艺情况进行和器件实际设计尺寸进行选择，能达到电荷平衡即可。一般来讲，掺杂浓度高时关断快，但较易击穿，掺杂浓度低时关断相对慢，但不易击穿。

在本申请实施例中，由于通常IGBT器件工作在截止态偏置电压作用下时，发射极3侧的耗尽层展宽会超过的漂移区的三分之二长度左右，故在靠近集电极4侧的漂移区的三分之一长度左右的区域，会由于无耗尽层作用而积累大量的剩余载流子。故可以设置所述超结结构5的厚度h为所述集电极4和所述发射极3之间的漂移区厚度的1/2至1/4，以在保证从耗尽层扫出的过剩载流子进入超结结构5区域，并由超结结构5实现快速的耗尽作用的基础上，避免了实现全贯穿的超结结构的制造工艺的复杂度，同时也能有效利用超结结构5快速耗尽的特性。

较优的，可以设置所述超结结构5的厚度h为所述集电极4和所述发射极3之间的漂移区厚度的1/3。

在本申请实施例中，如图2所示，所述衬底1的一端设置有第一阱区6和位于所述第一阱区6表面的第二阱区；所述第二阱区即为发射极3的区域；

所述衬底的另一端设置有集电极区；所述集电极区与所述第一阱区6的掺杂类型均为第一掺杂类型；所述第二阱区的掺杂类型为与所述第一掺杂类型不同的第二掺杂类型。

在具体实施过程中，所述第一掺杂类型为N型，所述第二掺杂类型为P型；或者，所述第一掺杂类型为P型，所述第二掺杂类型为N型。

进一步，所述第二阱区表面有发射极接触7；所述集电极4区表面有集电极接触8。所述发射极接触7和所述集电极接触8可以为金属或多晶硅。

具体来讲，所述绝缘栅双极晶体管通过在底端集电极4侧设置超结结构5，利用超结结构快速耗尽的特性，能够在器件关断后，将堆积在底端集电极4侧的过剩载流子的快速耗尽，实现IGBT器件快速关断的效果。同时，采用该结构实现的器件，因为只需实现部分超结结构，不用贯穿整个漂移区，工艺实现相对简单。此外，该晶体管在实现快速关断效果的同时，其导通压降参数不受影响，并不需要牺牲其它参数特性，并且超结结构还能提高其耐压能力，实现了参数综合性能的优化。

上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：

本申请实施例提供的绝缘栅双极晶体管，在衬底的靠近集电极一侧形成超结结构，在晶体管关断时，由于耗尽层的展宽作用，大量载流子在电场作用下迅速被扫到所述超结结构区域，并通超结结构快速扫出器件，有效缩短拖尾电流时间，减小关断时间。进一步，由于所述超结结构的平板电场分布，还能提升器件的耐压特性，且不会对器件正向导通压降带来负面影响。另外，所述超结结构形成在集电极一侧，不需要贯穿整个器件漂移区，在工艺上也易于实现。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。