一种GaN基发光二极管的外延片及其制造方法与流程

本发明涉及半导体技术领域，特别涉及一种GaN基发光二极管的外延片及其制造方法。

背景技术：

GaN材料在发光二极管(英文：Light Emitting Diode，简称：LED)器件上的应用十分普遍，是人们一直以来关注的热点。采用GaN制造的LED颜色纯正、亮度高、能耗低，性能比传统的AlGaInP基LED或者GaAlAs基LED更优越，广泛应用于照明、医疗、显示、玩具等众多领域。

通过对比完成芯片封装的LED成管在老化一定时间后漏电流的变化，可以发现反向击穿电压低的LED成管更容易漏电和击穿失效，目前LED的失效大部分都是由于LED被击穿损坏，因此反向击穿电压是反映LED芯片特性的重要参数，反向击穿电压的提高对于改善LED的晶体质量和失效改进意义重大。传统的GaN基LED通常采用在量子阱之前插入一层应力释放层来改善LED失效，但效果有限。

技术实现要素：

为了解决现有技术的问题，本发明实施例提供了一种GaN基发光二极管的外延片及其制造方法。所述技术方案如下：

一方面，本发明实施例提供了一种GaN基发光二极管的外延片，所述外延片包括衬底、以及依次层叠在所述衬底上的缓冲层、成核层、未掺杂GaN层、N型GaN层、应力释放层、量子阱、P型GaN层，所述外延片还包括层叠在所述N型GaN层和所述应力释放层之间的N型隔离层，所述N型隔离层中N型掺杂剂的掺杂浓度小于所述N型GaN层中N型掺杂剂的掺杂浓度，且所述N型隔离层的厚度小于所述N型GaN层的厚度。

可选地，所述N型隔离层中N型掺杂剂的掺杂浓度为所述N型GaN层中N型掺杂剂的掺杂浓度的1/60～1/25。

可选地，所述N型隔离层的厚度为所述N型GaN层的厚度的1/25～1/6。

可选地，所述N型隔离层为N型掺杂的GaN层，或者N型掺杂的GaN层和没有掺杂的GaN层交替层叠形成的超晶格结构。

优选地，所述超晶格结构中所述N型掺杂的GaN层和所述没有掺杂的GaN层的层数相同，所述没有掺杂的GaN层的层数为3～10层。

另一方面，本发明实施例提供了一种GaN基发光二极管的外延片的制造方法，所述制造方法包括：

在衬底上依次形成缓冲层、成核层、未掺杂GaN层、N型GaN层、N型隔离层、应力释放层、量子阱、P型GaN层；

其中，所述N型隔离层中N型掺杂剂的掺杂浓度小于所述N型GaN层中N型掺杂剂的掺杂浓度，且所述N型隔离层的厚度小于所述N型GaN层的厚度。

可选地，所述N型隔离层中N型掺杂剂的掺杂浓度为所述N型GaN层中N型掺杂剂的掺杂浓度的1/60～1/25。

可选地，所述N型隔离层的厚度为所述N型GaN层的厚度的1/25～1/6。

可选地，所述N型隔离层为N型掺杂的GaN层，或者N型掺杂的GaN层和没有掺杂的GaN层交替层叠形成的超晶格结构。

优选地，所述超晶格结构中所述N型掺杂的GaN层和所述没有掺杂的GaN层的层数相同，所述没有掺杂的GaN层的层数为3～10层。

本发明实施例提供的技术方案带来的有益效果是：

通过在N型GaN层上形成N型隔离层，N型隔离层中N型掺杂剂的掺杂浓度小于N型GaN层中N型掺杂剂的掺杂浓度，且N型隔离层的厚度小于N型GaN层的厚度，可以阻隔由于晶格失配和热失配形成的应力位错，有效限制位错处形成的V形坑的开口大小，延迟V形坑的开口形成，有利于外延片进行应力释放，形成P型层时V形坑得到合并，最后形成平整的表面，大大改善外延片的晶体质量，所制成芯片的反向击穿电压大幅提升(提升50％左右)，抗老化性能明显改善。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例一提供的一种GaN基发光二极管的外延片的结构示意图；

图2是本发明实施例二提供的反向电压随N型隔离层的厚度的变化而变化的示意图；

图3是本发明实施例三提供的反向电压随N型隔离层中N型掺杂剂的掺杂浓度的变化而变化的示意图；

图4是本发明实施例四提供的N型隔离层的结构示意图；

图5是本发明实施例五提供的一种GaN基发光二极管的外延片的制造方法的流程示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

实施例一

本发明实施例提供了一种GaN基发光二极管的外延片，参见图1，该外延片包括衬底1、以及依次层叠在衬底1上的缓冲层2、成核层3、未掺杂GaN层4、N型GaN层5、N型隔离层6、应力释放层7、量子阱8、P型GaN层9。

在本实施例中，N型隔离层中N型掺杂剂的掺杂浓度小于N型GaN层中N型掺杂剂的掺杂浓度，且N型隔离层的厚度小于N型GaN层的厚度。

可选地，N型隔离层中N型掺杂剂的掺杂浓度可以为N型GaN层中N型掺杂剂的掺杂浓度的1/60～1/25，此时反向电压较大。

可选地，N型隔离层的厚度可以为N型GaN层的厚度的1/25～1/6，此时反向电压较大。

在本实施例的一种实现方式中，N型隔离层可以为N型掺杂的GaN层。

在本实施例的另一种实现方式中，N型隔离层可以为N型掺杂的GaN层和没有掺杂的GaN层交替层叠形成的超晶格结构。

可选地，超晶格结构中N型掺杂的GaN层和没有掺杂的GaN层的层数相同，没有掺杂的GaN层的层数可以为3～10层，此时缺陷阻隔效果好。

具体地，衬底可以为蓝宝石衬底，衬底的尺寸可以为2英寸、4英寸或者8英寸；缓冲层可以为二维生长的GaN层，成核层可以为三维生长的GaN层；应力释放层为InGaN层和GaN层交替层叠形成的超晶格结构；量子阱可以为InGaN量子阱层，也可以为InGaN量子阱层和GaN量子垒层交替层叠形成的超晶格结构。

本发明实施例通过在N型GaN层上形成N型隔离层，N型隔离层中N型掺杂剂的掺杂浓度小于N型GaN层中N型掺杂剂的掺杂浓度，且N型隔离层的厚度小于N型GaN层的厚度，可以阻隔由于晶格失配和热失配形成的应力位错，有效限制位错处形成的V形坑的开口大小，延迟V形坑的开口形成，有利于外延片进行应力释放，形成P型层时V形坑得到合并，最后形成平整的表面，大大改善外延片的晶体质量，所制成芯片的反向击穿电压大幅提升(提升50％左右)，抗老化性能明显改善。

实施例二

本发明实施例提供了一种GaN基发光二极管的外延片，为实施例一提供的外延片的一种具体实现。在本实施例中，N型隔离层为N型掺杂的GaN层，N型隔离层中N型掺杂剂的掺杂浓度保持不变，N型隔离层的厚度为N型GaN层的厚度的1/25～1/6。

参见图2，当N型隔离层可以为N型掺杂的GaN层，且N型隔离层中N型掺杂剂的掺杂浓度保持不变时，反向电压随N型隔离层的厚度的逐渐增加，先增大后减小，且当N型隔离层的厚度为N型GaN层的厚度的1/25～1/6时，反向电压最大。

本发明实施例通过在N型GaN层上形成N型隔离层，N型隔离层为N型掺杂的GaN层，N型隔离层中N型掺杂剂的掺杂浓度保持不变，N型隔离层的厚度为N型GaN层的厚度的1/25～1/6，在应力释放层之前预先阻断部分位错，延迟V形坑的开口，提高芯片的反向电压，增强PN结耐压特征，减小芯片的漏电通道，提升芯片的抗失效能力。

实施例三

本发明实施例提供了一种GaN基发光二极管的外延片，为实施例一提供的外延片的一种具体实现。在本实施例中，N型隔离层为N型掺杂的GaN层，N型隔离层的厚度保持不变，N型隔离层中N型掺杂剂的掺杂浓度为N型GaN层中N型掺杂剂的掺杂浓度的1/60～1/25。

参见图3，当N型隔离层可以为N型掺杂的GaN层，且N型隔离层的厚度保持不变时，反向电压随N型隔离层中N型掺杂剂的掺杂浓度的逐渐增加，先增大后减小，且当N型隔离层中N型掺杂剂的掺杂浓度为N型GaN层中N型掺杂剂的掺杂浓度的1/60～1/25时，反向电压最大。

本发明实施例通过在N型GaN层上形成N型隔离层，N型隔离层为N型掺杂的GaN层，N型隔离层的厚度保持不变，N型隔离层中N型掺杂剂的掺杂浓度为N型GaN层中N型掺杂剂的掺杂浓度的1/60～1/25，改善了电流的扩展能力，可以填充部分位错，有利于后面应力释放层的生长，延迟V性坑的开口，提高反向电压，使芯片不容易由于漏电而失效。同时还可以避免N型隔离层中N型掺杂剂的掺杂浓度过大而产生新的缺陷，对N型隔离层进行缺陷阻隔造成不良影响。

实施例四

本发明实施例提供了一种GaN基发光二极管的外延片，为实施例一提供的外延片的一种具体实现。在本实施例中，参见图4，N型隔离层为N型掺杂的GaN层61和没有掺杂的GaN层62交替层叠形成的超晶格结构，N型隔离层中N型掺杂剂的掺杂浓度为N型GaN层中N型掺杂剂的掺杂浓度的1/60～1/25，N型隔离层的厚度小于N型GaN层的厚度。

具体地，超晶格结构中，各层N型掺杂的GaN层中N型掺杂剂的掺杂浓度相同，或者相邻两层N型掺杂的GaN层中N型掺杂剂的掺杂浓度不同。

本发明实施例通过在N型GaN层上形成N型隔离层，N型隔离层为N型掺杂的GaN层和没有掺杂的GaN层交替层叠形成的超晶格结构，N型隔离层中N型掺杂剂的掺杂浓度为N型GaN层中N型掺杂剂的掺杂浓度的1/60～1/25，较好地阻挡了由于晶格失配和热膨胀系数不匹配导致的缺陷，延迟V形坑的开口形成，有效控制V形坑的开口大小，提高芯片的反向击穿耐压能力，减小漏电流，最终提升晶体的质量。

实施例五

本发明实施例提供了一种GaN基发光二极管的外延片的制造方法，适用于制造实施例一至实施例四任一实施例提供的外延片。

在本实施例中，可以采用金属有机化合物化学气相沉淀(英文：Metal Organic Chemical Vapor Deposition，简称：MOCVD)技术制造外延片，以三甲基镓(TMGa)或者三乙基镓(TEGa)作为镓源，高纯NH₃作为氮源，三甲基铟(TMIn)作为铟源，三甲基铝(TMAl)作为铝源，N型掺杂剂选用硅烷(SiH4)，P型掺杂剂选用二茂镁(CP₂Mg)。

具体地，参见图5，该制造方法包括：

步骤201：在衬底上形成缓冲层。

在本实施例中，衬底可以为蓝宝石衬底，衬底的尺寸可以为2英寸、4英寸或者8英寸。缓冲层可以为二维生长的GaN层。

步骤202：在缓冲层上形成成核层。

在本实施例中，成核层可以为三维生长的GaN层。

步骤203：在成核层上形成未掺杂GaN层。

步骤204：在未掺杂GaN层上形成N型GaN层。

步骤205：在N型GaN层上形成N型隔离层。

在本实施例中，N型隔离层中N型掺杂剂的掺杂浓度小于N型GaN层中N型掺杂剂的掺杂浓度，且N型隔离层的厚度小于N型GaN层的厚度。

可选地，N型隔离层中N型掺杂剂的掺杂浓度可以为N型GaN层中N型掺杂剂的掺杂浓度的1/60～1/25，此时反向电压较大。

可选地，N型隔离层的厚度可以为N型GaN层的厚度的1/25～1/6，此时反向电压较大。

在本实施例的一种实现方式中，N型隔离层可以为N型掺杂的GaN层。

在本实施例的另一种实现方式中，N型隔离层可以为N型掺杂的GaN层和没有掺杂的GaN层交替层叠形成的超晶格结构。

可选地，超晶格结构中N型掺杂的GaN层和没有掺杂的GaN层的层数相同，没有掺杂的GaN层的层数可以为3～10层，此时缺陷阻隔效果好。

步骤206：在N型隔离层上形成应力释放层。

在本实施例中，应力释放层为InGaN层和GaN层交替层叠形成的超晶格结构。

步骤207：在应力释放层上形成量子阱。

在本实施例中，量子阱可以为InGaN量子阱层，也可以为InGaN量子阱层和GaN量子垒层交替层叠形成的超晶格结构。

步骤208：在量子阱上形成P型GaN层。

本发明实施例通过在N型GaN层上形成N型隔离层，N型隔离层中N型掺杂剂的掺杂浓度小于N型GaN层中N型掺杂剂的掺杂浓度，且N型隔离层的厚度小于N型GaN层的厚度，可以阻隔由于晶格失配和热失配形成的应力位错，有效限制位错处形成的V形坑的开口大小，延迟V形坑的开口形成，有利于外延片进行应力释放，形成P型层时V形坑得到合并，最后形成平整的表面，大大改善外延片的晶体质量，所制成芯片的反向击穿电压大幅提升(提升50％左右)，抗老化性能明显改善。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。