一种沟槽型晶体管器件结构及制作方法与流程

本发明涉及集成电路技术领域，特别是涉及一种沟槽型晶体管器件结构及制作方法。

背景技术：

对沟槽型器件来说，栅极电阻是一个比较重要的参数。在器件开关过程中电信号的传输速度受到栅极电阻的影响，栅电阻越大，器件的开关损耗越大，开关速度越慢。目前，传统的沟槽型MOSFET的栅极是通过芯片外围的金属连接沟槽多晶硅通道把电信号传导到芯片内部的元胞栅极，由于传输路线较长及多晶硅通道的电阻率较高，所以沟槽型器件的栅极电阻较大，器件的开关速度相对较低。沟槽型MOSFET器件常常用于频率较高的场合，因此人们在降低栅电阻方面也做了很多的努力。专利CN2035317U，CN101826551A，CN103928512A更改器件结构设计，但栅极都是应用电阻相对较高的多晶硅制作的，所以在栅电阻的降低方面具有一定的限制。

因此，实有必要提供一种新的结构和工艺，有效降低栅极电阻，从而提高器件的开关速度。

技术实现要素：

鉴于以上所述现有技术，本发明的目的在于提供一种沟槽型晶体管器件结构及制作方法，用于解决现有技术中沟槽型晶体管器件的栅极电阻较大，器件开关速度相对较低的问题。

为实现上述目的及其他相关目的，本发明提供一种沟槽型晶体管器件结构，包括：

自上而下依次排布的源区、体区、漂移区和漏区，以及垂直于所述源区、体区、漂移区和漏区的沟槽型栅区；

其中，所述沟槽型栅区包括填充在沟槽内的多晶硅，位于所述沟槽内壁与所述多晶硅之间的栅介质层，以及插入所述多晶硅内部的金属导电层。

可选地，所述金属导电层的材料为高熔点金属。

可选地，所述金属导电层的材料为钨、铝、铝硅铜、铝铜、铜，或包含钨、铝、铝硅铜、铝铜或铜的合金。

可选地，所述沟槽型晶体管器件结构包括多个所述沟槽型栅区。

可选地，所述沟槽型栅区垂直插入并穿过所述源区和体区。

可选地，所述漏区为重掺杂的第一导电类型半导体层，所述漂移区为在所述漏区上外延生长的轻掺杂第一导电类型半导体层。

可选地，所述源区为离子注入的重掺杂的第一导电类型半导体层，所述体区为离子注入的第二导电类型半导体层。

可选地，所述沟槽型晶体管器件结构还包括分别连接所述源区、漏区和沟槽型栅区的源极电极、漏极电极和栅极电极，所述栅极电极与所述沟槽型栅区的金属导电层连接。

为实现上述目的及其他相关目的，本发明还提供一种沟槽型半导体器件结构的制作方法，包括如下步骤：

S1提供一重掺杂第一导电类型的半导体衬底，并在所述半导体衬底表面生长轻掺杂第一导电类型的外延层；

S2在所述外延层上形成氧化层，并刻蚀沟槽；

S3去除所述氧化层，并在所述沟槽内壁形成栅介质层；

S4在所述沟槽内填充多晶硅；

S5离子注入并高温退火形成体区；

S6离子注入形成源区；

S7在所述沟槽上方光刻定义接触孔并进行多晶硅刻蚀，然后填充金属导电材料，形成插入所述多晶硅内部的金属导电层。

可选地，步骤S3中，先形成一层牺牲层再湿法腐蚀去除所述氧化层及所述牺牲层。

可选地，步骤S3中，利用高温氧化生长形成栅氧化层作为所述栅介质层。

进一步可选地，所述栅氧化层还覆盖所述源区表面。

可选地，步骤S4中，向所述沟槽填充多晶硅后，利用干法刻蚀去除所述沟槽外多余的多晶硅材料。

可选地，所述制作方法还包括：形成覆盖所述多晶硅及所述源极表面的钝化层。

可选地，所述制作方法还包括：形成分别与所述源区、漏区和所述沟槽内金属导电层电连接的源极电极、漏极电极和栅极电极。

如上所述，本发明的沟槽型晶体管器件结构及制作方法，具有以下有益效果：

本发明的沟槽型晶体管器件结构及制作方法，通过增加一个接触孔光刻工艺，在多晶硅栅极上方形成接触孔，进行多晶硅的刻蚀之后填充金属导电层，在栅极沟槽中形成氧化层/多晶硅/金属导电层的“三明治”结构，电阻率低的金属替代一部分电阻率相对高的多晶硅，这样可以使器件的栅电阻有效降低，从而提高器件的开关速度。

附图说明

图1显示为本发明提供的沟槽型晶体管器件结构示意图。

图2显示为本发明提供的沟槽型晶体管器件结构的制作方法示意图。

图3a-3h显示为本发明实施例提供的沟槽型晶体管器件结构的制备流程示意图。

元件标号说明

100 漏区

100’ 半导体衬底

200 漂移区

200’ 外延层

201 氧化层

300 沟槽型栅区

301 栅介质层

301’ 栅氧化层

302 多晶硅

303 金属导电层

304 栅极电极

400 体区

500 源区

501 源极电极

600 钝化层

S1～S7 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

请参阅图1，本发明提供一种沟槽型晶体管器件结构，包括：

自上而下依次排布的源区500、体区400、漂移区200和漏区100，以及垂直于所述源区500、体区400、漂移区200和漏区100的沟槽型栅区300；

其中，所述沟槽型栅区300包括填充在沟槽内的多晶硅302，位于所述沟槽内壁与所述多晶硅302之间的栅介质层301，以及插入所述多晶硅302内部的金属导电层303。

具体地，所述金属导电层303的材料可以选自高熔点金属，如钨、铝、铝硅铜、铝铜、铜等金属以及包含这些成分的合金等。所述金属导电层303的电阻率可以是1.75E-6-5.5E-6欧姆·厘米。所述金属导电层303插入所述多晶硅302内的深度可以是0.5-2微米。

在本发明的一些实施例中，所述沟槽型晶体管器件结构可以包括多个所述沟槽型栅区300，以及对应多个所述沟槽型栅区300的多个源区500和体区400。

在本发明的一些实施例中，所述沟槽型栅区300垂直插入并穿过所述源区500和体区400。所述沟槽型栅区300的底部可以与所述漂移区200接触。

在本发明的一些实施例中，所述漏区100可以为重掺杂的第一导电类型半导体层，例如n+型；所述漂移区200可以为在所述漏区100上外延生长的轻掺杂第一导电类型半导体层，例如n-型。

在本发明的一些实施例中，所述源区500可以为离子注入的重掺杂的第一导电类型半导体层，例如n+型；所述体区400可以为离子注入的第二导电类型半导体层，例如p型体区。

关于沟槽型晶体管器件的源区、漏区、体区、漂移区的结构、材料、制作工艺、原理等已为本领域技术人员习知，故在此不作赘述，本发明器件结构中的源区、漏区、体区、漂移区可以采用任何适合的结构、材料、及制作工艺，本发明对此不作限制。

在本发明的一些实施例中，所述沟槽型晶体管器件结构还可以包括分别连接所述源区500、漏区100和沟槽型栅区300的源极电极501、漏极电极(附图中未示出)和栅极电极304。栅极电极304可以与插入所述多晶硅302内部的金属导电层303连接。

本发明把传统的沟槽中栅氧化层/多晶硅的栅极结构变为氧化层/多晶硅/金属导电层的“三明治”结构，由于电阻率低的金属替代一部分电阻率相对高的多晶硅，这样可以使器件的栅电阻得到有效降低，从而提高了器件的开关速度。

请参阅图2，本发明还提供一种上述沟槽型晶体管器件结构的制作方法，包括如下步骤：

S1提供一重掺杂第一导电类型的半导体衬底，并在所述半导体衬底表面生长轻掺杂第一导电类型的外延层；

S2在所述外延层上形成氧化层，并刻蚀沟槽；

S3去除所述氧化层，并在所述沟槽内壁形成栅介质层；

S4在所述沟槽内填充多晶硅；

S5离子注入并高温退火形成体区；

S6离子注入形成源区；

S7在所述沟槽上方光刻定义接触孔并进行多晶硅刻蚀，然后填充金属导电材料，形成插入所述多晶硅内部的金属导电层。

下面通过具体的实例来详细说明上述制作方法。

首先，如图3a所示，提供一重掺杂第一导电类型的半导体衬底100’作为漏区，并在所述半导体衬底100’表面生长轻掺杂第一导电类型的外延层200’，外延层200’的下半部分将作为漂移区。

然后，如图3b所示，在所述外延层200’上通过化学气相沉积法或类似方法形成厚度约为2000-10000埃的氧化层201，然后，沟槽光刻版定义出沟槽位置，之后通过干法刻蚀形成器件的沟槽。沟槽的宽度可以为0.2-2微米。

随后，去除所述氧化层201，并在所述沟槽内壁形成栅介质层。优选地，可以先形成一层500-1250埃的牺牲层，该牺牲层是为了去除沟槽刻蚀过程中硅表面的损伤。再用湿法腐蚀去掉氧化层201和所述牺牲层，之后利用高温氧化生长形成150-1000埃的栅氧化层301’作为所述栅介质层。所述栅氧化层301’还覆盖将作为源区的外延层200’表面。

接下来，如图3c所示，通过化学气相沉积法或类似方法在所述沟槽内填充多晶硅302。填充的多晶硅302厚度可以为0.5-2微米。具体操作时，在向所述沟槽填充多晶硅材料后，可利用干法刻蚀去除所述沟槽外多余的多晶硅材料，刻蚀会停在栅氧化层301’的表面。

然后，如图3d所示，离子注入之后高温退火形成器件的体区400。

形成体区400后，如图3e所示，进行离子注入形成源区500。具体地，可以应用源区注入光刻版，在器件的元胞区定义出器件的源极并注入，形成重掺杂(例如，n+)的器件源区500。

再接下来，如图3f所示，在所述沟槽上方光刻定义接触孔并进行多晶硅刻蚀，然后填充金属导电材料，形成插入所述多晶硅302内部的金属导电层303，从而形成氧化层/多晶硅/金属导电层的“三明治”结构。其中，所述金属导电层303的材料可以选自高熔点金属，如钨、铝、铝硅铜、铝铜、铜等金属以及包含这些成分的合金等。所述金属导电层303插入所述多晶硅302内的深度，即多晶硅302被刻蚀的深度可以是0.5-2微米，定义的接触孔的直径可以是0.2-2微米。

之后，还可以通过化学气相沉积法或类似方法形成一层覆盖所述多晶硅302表面及源区500表面的钝化层600。钝化层600的厚度可以是0.2-1微米。然后，如图3g所示，应用接触孔光刻版定义出器件的源极接触孔。

最后，形成分别与所述源区500、漏区100和所述沟槽内金属导电层303电连接的源极电极501、漏极电极(附图中未示出)和栅极电极304。具体可利用物理气相沉积法或类似方法形成0.8-2微米厚的导电材料，硅片的正反面都会淀积上，然后，利用金属光刻版定义出器件的栅极电极，源极电极，如图3h所示。

综上所述，本发明的沟槽型晶体管器件结构及制作方法，通过增加一个接触孔光刻工艺，在多晶硅栅极上方形成接触孔，进行多晶硅的刻蚀之后填充金属导电层，在栅极沟槽中形成氧化层/多晶硅/金属导电层的“三明治”结构，由于沟槽中的多晶硅刻蚀可以刻得很深，之后填充高导电的金属导电层，因此大大降低了栅极电阻，提高了沟槽型器件的开关速度，使器件更适应高频工作环境。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。