一种多层全息天线SiGe基等离子pin二极管的制备方法与流程

本发明属于半导体器件制造技术领域，涉及天线技术领域，尤其涉及一种多层全息天线SiGe基等离子pin二极管的制备方法。

背景技术：

等离子体天线是一种将等离子体作为电磁辐射导向媒质的射频天线。等离子体天线的可利用改变等离子体密度来改变天线的瞬时带宽、且具有大的动态范围；还可以通过改变等离子体谐振、阻抗以及密度等，调整天线的频率、波束宽度、功率、增益和方向性动态参数；另外，等离子体天线在没有激发的状态下，雷达散射截面可以忽略不计，而天线仅在通信发送或接收的短时间内激发，提高了天线的隐蔽性，这些性质可广泛的应用于各种侦察、预警和对抗雷达，星载、机载和导弹天线，微波成像天线，高信噪比的微波通信天线等领域，极大地引起了国内外研究人员的关注，成为了天线研究领域的热点。

目前，国内外应用于等离子可重构天线的pin二极管采用的材料均为体硅材料，此材料存在本征区载流子迁移率较低问题，影响pin二极管本征区载流子浓度，进而影响其固态等离子体浓度；并且该结构的P区与N区大多采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响pin二极管的电学性能，导致固态等离子体浓度和分布的可控性差。

结合硅材料的等离子可重构天线的pin二极管局限及不足，亟待研究发现新的材料和工艺来制作一种等离子pin二极管，以提高固态等离子天线的电学性能。

技术实现要素：

为解决现有固态等离子天线的pin二极管的技术缺陷和不足，本发明提出一种多层全息天线SiGe基等离子pin二极管的制备方法。

本发明的实施例提供了一种多层全息天线SiGe基等离子pin二极管的制备方法，其中，所述多层全息天线由制作于SiGeOI半导体基片(11)上的天线模块(13)、第一全息圆环(15)和第二全息圆环(17)组成；所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均包括依次串接的SiGe基等离子pin二极管串；所述SiGe基等离子pin二极管的制备方法包括步骤如下：

(a)在所述SiGeOI半导体基片(11)内设置隔离区；

(b)刻蚀所述SiGeOI衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述SiGeOI衬底的顶层SiGe的厚度；

(c)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；

(d)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化；

(e)对所述P型沟槽和所述N型沟槽进行离子注入以形成所述第一P型有源区和所述第一N型有源区，所述第一N型有源区为沿离子扩散方向距所述N型沟槽侧壁和底部深度小于1微米的区域，所述第一P型有源区为沿离子扩散方向距所述P型沟槽侧壁和底部深度小于1微米的区域；

(f)填充所述P型沟槽和所述N型沟槽，并采用离子注入在所述SiGeOI衬底的顶层SiGe内形成第二P型有源区和第二N型有源区；

(g)在所述SiGeOI衬底上生成二氧化硅；利用退火工艺激活有源区中的杂质；

(h)在所述P型接触区和所述N型接触区光刻引线孔以形成引线；

(i)钝化处理并光刻PAD以完成所述SiGe基等离子pin二极管的制备。

在本发明的一个实施例中，所述天线模块(13)包括第一SiGe基等离子pin二极管天线臂(1301)、第二SiGe基等离子pin二极管天线臂(1302)、同轴馈线(1303)、第一直流偏置线(1304)、第二直流偏置线(1305)、第三直流偏置线(1306)、第四直流偏置线(1307)、第五直流偏置线(1308)、第六直流偏置线(1309)、第七直流偏置线(1310)、第八直流偏置线(1311)；

其中，所述同轴馈线(1303)的内芯线和外导体分别焊接于所述第一直流偏置线(1304)和所述第二直流偏置线(1305)；

所述第一直流偏置线(1304)、所述第五直流偏置线(1308)、所述第三直流偏置线(1306)及所述第四直流偏置线(1307)沿所述第一SiGe基等离子pin二极管天线臂(1301)的长度方向分别电连接至所述第一SiGe基等离子pin二极管天线臂(1301)；所述第二直流偏置线(1305)、所述第六直流偏置线(1309)、所述第七直流偏置线(1310)及所述第八直流偏置线(1311)沿所述第二SiGe基等离子pin二极管天线臂(1302)的长度方向分别电连接至所述第二SiGe基等离子pin二极管天线臂(1302)。

在本发明的一个实施例中，所述第一SiGe基等离子pin二极管天线臂(1301)包括依次串接的第一SiGe基等离子pin二极管串(w1)、第二SiGe基等离子pin二极管串(w2)及所述第三SiGe基等离子pin二极管串(w3)，所述第二SiGe基等离子pin二极管天线臂(1302)包括依次串接的第四SiGe基等离子pin二极管串(w4)、第五SiGe基等离子pin二极管串(w5)及所述第六SiGe基等离子pin二极管串(w6)且所述第一SiGe基等离子pin二极管串(w1)与所述第六SiGe基等离子pin二极管串(w6)、所述第二SiGe基等离子pin二极管串(w2)与所述第五SiGe基等离子pin二极管串(w5)、所述第三SiGe基等离子pin二极管串(W3)与所述第四SiGe基等离子pin二极管串(w4)分别包括同等数量的SiGe基等离子pin二极管。

在上述实施例的基础上，步骤(a)包括：

(a1)在所述SiGe表面形成第一保护层；

(a2)利用光刻工艺在所述第一保护层上形成第一隔离区图形；

(a3)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述衬底以形成隔离槽，且所述隔离槽的深度大于等于所述衬底的顶层SiGe的厚度；

(a4)填充所述隔离槽以形成所述等离子pin二极管的所述隔离区。

其中，步骤(a1)包括：

(a11)在所述SiGe表面生成二氧化硅以形成第一二氧化硅层；

(a12)在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。

在上述实施例的基础上，步骤(b)包括：

(b1)在所述衬底表面形成第二保护层；

(b2)利用光刻工艺在所述第二保护层上形成第二隔离区图形；

(b3)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述衬底以形成所述P型沟槽和所述N型沟槽。

其中，步骤(b1)包括：

(b11)在所述SiGe表面生成二氧化硅以形成第二二氧化硅层；

(b12)在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层。

在上述实施例的基础上，步骤(e)包括：

(e1)光刻所述P型沟槽和所述N型沟槽；

(e2)采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽分别注入P型杂质和N型杂质以形成第一P型有源区和第一N型有源区；

(e3)去除光刻胶。

在上述实施例的基础上，步骤(f)包括：

(f1)利用多晶硅填充所述P型沟槽和所述N型沟槽；

(f2)平整化处理所述衬底后，在所述衬底上形成多晶硅层；

(f3)光刻所述多晶硅层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成第二P型有源区和第二N型有源区且同时形成P型接触区和N型接触区；

(f4)去除光刻胶；

(f5)利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶硅层。

与现有技术相比，本发明的有益效果为：

SiGe材料具有高的载流子迁移率，故在I区可形成高的载流子浓度从而提高二极管的性能。

附图说明

为了清楚说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍。下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本发明实施例提供的一种可重构多层全息天线的结构示意图；

图2为本发明实施例提供的一种天线模块的结构示意图；

图3为本发明实施例的一种SiGe基固态等离子pin二极管的制作方法流程图；

图4a-图4s为本发明实施例的一种SiGe基等离子pin二极管的制备方法示意图；

图5为本发明实施例提供的一种SiGe基等离子pin二极管的器件结构示意图；

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方案对本发明一种可重构多层全息天线作进一步详细描述。实例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的额部分和特征。本发明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。

下面结合附图对本发明做进一步详细说明。

实施例一

请参见图1，图1为本发明实施例提供的一种多层可重构全息天线的结构示意图，其中，所述多层全息天线由制作于SiGeOI半导体基片(11)上的天线模块(13)、第一全息圆环(15)和第二全息圆环(17)组成；所述天线模块(13)、所述第一全息圆环(15)及所述第二全息圆环(17)均包括依次串接的SiGe基等离子pin二极管串；请参见图3，所述SiGe基等离子pin二极管的制备方法包括步骤如下：

(a)在所述SiGeOI半导体基片(11)内设置隔离区；

(b)刻蚀所述SiGeOI衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述SiGeOI衬底的顶层SiGe的厚度；

(c)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；

(d)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化；

(e)对所述P型沟槽和所述N型沟槽进行离子注入以形成所述第一P型有源区和所述第一N型有源区，所述第一N型有源区为沿离子扩散方向距所述N型沟槽侧壁和底部深度小于1微米的区域，所述第一P型有源区为沿离子扩散方向距所述P型沟槽侧壁和底部深度小于1微米的区域；

(f)填充所述P型沟槽和所述N型沟槽，并采用离子注入在所述SiGeOI衬底的顶层SiGe内形成第二P型有源区和第二N型有源区；

(g)在所述SiGeOI衬底上生成二氧化硅；利用退火工艺激活有源区中的杂质；

(h)在所述P型接触区和所述N型接触区光刻引线孔以形成引线；

(i)钝化处理并光刻PAD以完成所述SiGe基等离子pin二极管的制备。

请参见图2，在本发明的一个实施例中，所述天线模块(13)包括第一SiGe基等离子pin二极管天线臂(1301)、第二SiGe基等离子pin二极管天线臂(1302)、同轴馈线(1303)、第一直流偏置线(1304)、第二直流偏置线(1305)、第三直流偏置线(1306)、第四直流偏置线(1307)、第五直流偏置线(1308)、第六直流偏置线(1309)、第七直流偏置线(1310)、第八直流偏置线(1311)；

其中，所述同轴馈线(1303)的内芯线和外导体分别焊接于所述第一直流偏置线(1304)和所述第二直流偏置线(1305)；

所述第一直流偏置线(1304)、所述第五直流偏置线(1308)、所述第三直流偏置线(1306)及所述第四直流偏置线(1307)沿所述第一SiGe基等离子pin二极管天线臂(1301)的长度方向分别电连接至所述第一SiGe基等离子pin二极管天线臂(1301)；所述第二直流偏置线(1305)、所述第六直流偏置线(1309)、所述第七直流偏置线(1310)及所述第八直流偏置线(1311)沿所述第二SiGe基等离子pin二极管天线臂(1302)的长度方向分别电连接至所述第二SiGe基等离子pin二极管天线臂(1302)。

在本发明的一个实施例中，所述第一SiGe基等离子pin二极管天线臂(1301)包括依次串接的第一SiGe基等离子pin二极管串(w1)、第二SiGe基等离子pin二极管串(w2)及所述第三SiGe基等离子pin二极管串(w3)，所述第二SiGe基等离子pin二极管天线臂(1302)包括依次串接的第四SiGe基等离子pin二极管串(w4)、第五SiGe基等离子pin二极管串(w5)及所述第六SiGe基等离子pin二极管串(w6)且所述第一SiGe基等离子pin二极管串(w1)与所述第六SiGe基等离子pin二极管串(w6)、所述第二SiGe基等离子pin二极管串(w2)与所述第五SiGe基等离子pin二极管串(w5)、所述第三SiGe基等离子pin二极管串(w3)与所述第四SiGe基等离子pin二极管串(w4)分别包括同等数量的SiGe基等离子pin二极管。

在上述实施例的基础上，步骤(a)包括：

(a1)在所述SiGe表面形成第一保护层；

(a2)利用光刻工艺在所述第一保护层上形成第一隔离区图形；

(a3)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述衬底以形成隔离槽，且所述隔离槽的深度大于等于所述衬底的顶层SiGe的厚度；

(a4)填充所述隔离槽以形成所述等离子pin二极管的所述隔离区。

其中，步骤(a1)包括：

(a11)在所述SiGe表面生成二氧化硅以形成第一二氧化硅层；

(a12)在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。

在上述实施例的基础上，步骤(b)包括：

(b1)在所述衬底表面形成第二保护层；

(b2)利用光刻工艺在所述第二保护层上形成第二隔离区图形；

(b3)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述衬底以形成所述P型沟槽和所述N型沟槽。

其中，步骤(b1)包括：

(b11)在所述SiGe表面生成二氧化硅以形成第二二氧化硅层；

(b12)在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层。

在上述实施例的基础上，步骤(e)包括：

(e1)光刻所述P型沟槽和所述N型沟槽；

(e2)采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽分别注入P型杂质和N型杂质以形成第一P型有源区和第一N型有源区；

(e3)去除光刻胶。

在上述实施例的基础上，步骤(f)包括：

(f1)利用多晶硅填充所述P型沟槽和所述N型沟槽；

(f2)平整化处理所述衬底后，在所述衬底上形成多晶硅层；

(f3)光刻所述多晶硅层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成第二P型有源区和第二N型有源区且同时形成P型接触区和N型接触区；

(f4)去除光刻胶；

(f5)利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶硅层。

本发明实施例通过对SiGe基等离子pin二极管的P区与N区采用了基于刻蚀的SiGeOI深槽刻蚀的多晶硅镶嵌工艺，该工艺能够提供突变结pi与ni结，并且能够有效地提高pi结、ni结的结深，使固态等离子体的浓度和分布的可控性增强。并且，本发明制备的应用于固态等离子可重构天线的SiGeOI基等离子pin二极管采用了一种基于刻蚀的SiGeOI深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。

实施例二

请参见图4a-图4s，图4a-图4s为本发明实施例的一种SiGe基等离子pin二极管的制备方法示意图，在上述实施例一的基础上，以制备沟道长度为22nm(固态等离子区域长度为100微米)的SiGe基固态等离子pin二极管为例进行详细说明，具体步骤如下：

步骤1，衬底材料制备步骤：

(1a)如图4a所示，选取(100)晶向的SiGeOI衬底片101，掺杂类型为p型，掺杂浓度为1014cm-3，顶层SiGe的厚度为50μm；

(1b)如图4b所示，采用化学气相沉积(Chemical vapor deposition，简称CVD)的方法，在SiGe上淀积一层40nm厚度的第一SiO2层201；

(1c)采用化学气相淀积的方法，在衬底上淀积一层2μm厚度的第一Si3N4/SiN层202；

步骤2，隔离制备步骤：

(2a)如图4c所示，通过光刻工艺在上述保护层上形成隔离区，湿法刻蚀隔离区第一Si3N4/SiN层202，形成隔离区图形；采用干法刻蚀，在隔离区形成宽5μm，深为50μm的深隔离槽301；

(2b)如图4d所示，光刻隔离区之后，采用CVD的方法，淀积SiO2 401将该深隔离槽填满；

(2c)如图4e所示，采用化学机械抛光(Chemical Mechanical Polishing，简称CMP)方法，去除表面第一Si3N4/SiN层202和第一SiO2层201，使衬底表面平整；

步骤3，P、N区深槽制备步骤：

(3a)如图4f所示，采用CVD方法，在衬底上连续淀积延二层材料，第一层为300nm厚度的第二SiO2层601，第二层为500nm厚度的第二Si3N4/SiN层602；

(3b)如图4g所示，光刻P、N区深槽，湿法刻蚀P、N区第二Si3N4/SiN层602和第二SiO2层601，形成P、N区图形；采用干法刻蚀，在P、N区形成宽4μm，深5μm的深槽701，P、N区槽的长度根据在所制备的天线中的应用情况而确定；

(3c)如图4h所示，在850℃下，高温处理10分钟，氧化槽内壁形成氧化层801，以使P、N区槽内壁平整；

(3d)如图4i所示，利用湿法刻蚀工艺去除P、N区槽内壁的氧化层801。

步骤4，P、N接触区制备步骤：

(4a)如图4j所示，光刻P区深槽，采用带胶离子注入的方法对P区槽侧壁进行p+注入，使侧壁上形成薄的p+有源区1001，浓度达到0.5×1020cm-3，除掉光刻胶；

(4b)光刻N区深槽，采用带胶离子注入的方法对N区槽侧壁进行n+注入，使侧壁上形成薄的n+有源区1002，浓度达到0.5×1020cm-3，除掉光刻胶；

(4c)如图4k所示，采用CVD的方法，在P、N区槽中淀积多晶硅1101，并将沟槽填满；

(4d)如图4l所示，采用CMP，去除表面多晶硅1101与第二Si3N4/SiN层602，使表面平整；

(4e)如图4m所示，采用CVD的方法，在表面淀积一层多晶硅1301，厚度为200～500nm；

(4f)如图4n所示，光刻P区有源区，采用带胶离子注入方法进行p+注入，使P区有源区掺杂浓度达到0.5×1020cm-3，去除光刻胶，形成P接触1401；

(4g)光刻N区有源区，采用带胶离子注入方法进行n+注入，使N区有源区掺杂浓度为0.5×1020cm-3，去除光刻胶，形成N接触1402；

(4h)如图4o所示，采用湿法刻蚀，刻蚀掉P、N接触区以外的多晶硅1301，形成P、N接触区；

(4i)如图4p所示，采用CVD的方法，在表面淀积SiO21601，厚度为800nm；

(4j)在1000℃，退火1分钟，使离子注入的杂质激活、并且推进多晶硅中杂质；

步骤5，构成PIN二极管步骤：

(5a)如图4q所示，在P、N接触区光刻引线孔1701；

(5b)如图4r所示，衬底表面溅射金属，在750℃合金形成金属硅化物1801，并刻蚀掉表面的金属；

(5c)衬底表面溅射金属，光刻引线；

(5d)如图4s所示，淀积Si3N4/SiN形成钝化层1901，光刻PAD，形成PIN二极管，作为制备固态等离子天线材料。

本实施例中，上述各种工艺参数均为举例说明，依据本领域技术人员的常规手段所做的变换均为本申请之保护范围。

本发明实施例多层全息天线采用SiGe基等离子pin二极管。该SiGe基等离子pin二极管是基于绝缘衬底上的SiGe形成横向pin二极管，其在加直流偏压时，直流电流会在其表面形成自由载流子(电子和空穴)组成的固态等离子体，该等离子体具有类金属特性，即对电磁波具有反射作用，其反射特性与表面等离子体的微波传输特性、浓度及分布密切相关。

横向固态等离子pin二极管等离子可重构天线可以是由横向固态等离子pin二极管按阵列排列组合而成，利用外部控制阵列中的固态等离子pin二极管选择性导通，使该阵列形成动态固态等离子体条纹、具备天线的功能，对特定电磁波具有发射和接收功能，并且该天线可通过阵列中固态等离子pin二极管的选择性导通，改变固态等离子体条纹形状及分布，从而实现天线的重构，在国防通讯与雷达技术方面具有重要的应用前景。

实施例三

请参照图5，图5为本发明实施例的SiGe基等离子pin二极管的器件结构示意图。该等离子pin二极管采用上述如图3所示的制备方法制成，具体地，该等离子pin二极管在SiGeOI衬底301上制备形成，且pin二极管的P区305、N区306以及横向位于该P区305和该N区306之间的I区均位于衬底的顶层SiGe302内。其中，该pin二极管可以采用STI深槽隔离，即该P区305和该N区306外侧各设置有一隔离槽303，且该隔离槽303的深度大于等于顶层SiGe的厚度。另外，该P区305和该N区306在沿衬底方向可以分别对应包括一薄层P型有源区307和一薄层N型有源区304。

综上所述，本文中应用了具体个例对本发明固态等离子pin二极管及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。