本发明涉及一种阵列基板，特别涉及一种LTPS(Low Temperature Poly-silicon，低温多晶硅)阵列基板及其制作方法。
背景技术：
目前所采用的LTPS阵列基板像素(Pixel)设计为栅极线(Gate Line)横向排布，数据线(Data Line)纵向排布，两者均采用均一线宽的设计，并形成十字交叉区域。
然而，在实际生产中，有两项风险值得注意：(1)由于ILD(层间介质)膜层中不可避免地存在膜中粒子(In Film Particle)，尺寸较小的粒子看似无关紧要，却经常导致ILD膜层刺穿而引起栅极线和数据线短路(简称GD短路)；(2)由于ILD膜层锥角(Taper)较陡，数据线在爬坡处存在一定的断线风险。
鉴于此，针对上述技术缺陷，本发明的发明人设计出一种能够避免出现GD短路以及数据线出现断线风险的LTPS阵列基板。
技术实现要素：
本发明的目的是提供一种LTPS阵列基板及其制作方法，其通过在数据线爬坡处增大线宽并且在十字相交区域采用分叉设计，从而避免出现GD短路以及数据线出现断线风险。
为达上述目的，本发明提供一种LTPS阵列基板，其包括横向排布的栅极线和纵向排布的数据线，所述栅极线和所述数据线的交叉处为十字区域，所述数据线与所述栅极线搭接处形成坡度的部分为爬坡处；其中：所述数据线在爬坡处及十字区域处的线宽比数据线在其他部位的线宽更大。通常而言，由于ILD膜层的锥角较陡，数据线在爬坡处存在断线风险，而通过增大数据线在爬坡处的线宽，可以降低数据线的断路风险。
所述的LTPS阵列基板，其中，所述数据线在十字区域具有相互间隔的第一分支和第二分支。通常而言，ILD膜层小颗粒子经常导致ILD膜层刺穿而引起栅极线和数据线短路，而在十字区域采用分叉设计可增加一种栅极线和数据线短路线类不良修补方法，例如当第一分支发生短路，那么可以依靠第二分支继续工作，反之亦然，从而减小良率损失。
所述的LTPS阵列基板，其中，所述第一分支和第二分支的两端分别汇聚为一根数据线。所述的LTPS阵列基板，其中，所述数据线在爬坡处及十字区域处的线宽为数据线在其他部位的线宽的二倍。具体地，数据线在爬坡处及十字区域处的线宽为第一分支处的线宽、第一分支与第二分支之间的间隙宽度以及第二分支的线宽总和。
所述的LTPS阵列基板，其中，所述数据线在爬坡处的线宽为4.8微米，所述数据线在其他部位的线宽为2.4微米。
所述的LTPS阵列基板，其中，所述第一分支的线宽为2微米，第二分支的线宽也为2微米。
所述的LTPS阵列基板，其中，所述第一分支和第二分支之间的间隙为0.8微米。
本发明还提供一种用于上述的LTPS阵列基板的制作方法，其包括以下步骤：
(1)SD采用物理磁控溅射工艺成膜成膜；
(2)采用光罩来定义出数据线在爬坡处的线宽比数据线在其他部位的线宽更大的数据线图案；
(3)经过显影、干蚀刻及光阻剥离制程，形成所述LTPS阵列基板。
所述的LTPS阵列基板的制作方法，其中，在步骤(2)中，还采用光罩同时定义出所述数据线在十字区域具有相互间隔的第一分支和第二分支的数据线图案。
综上所述，本发明的有益效果是：降低数据线爬坡处断线风险，并且增加GD Short线类不良修补方法，从而有利于产品良率提升。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：
图1是根据本发明的一种LTPS阵列基板的示意图。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例。
具体实施方式
下面将结合附图对本发明作进一步说明。
如图1所示，其为根据本发明的一种LTPS阵列基板的示意图。本发明提供一种LTPS阵列基板，其主要包括横向排布的栅极线(Gate Line)1和纵向排布的数据线(Data Line)2，栅极线1和数据线2的交叉处为十字区域3，此外，数据线2靠近栅极线1的部分定义为爬坡处4。
在本发明的优选实施例中，数据线2在爬坡处4增大线宽，即数据线2在爬坡处4的线宽比数据线2在其他部位的线宽更大。常规的数据线2的线宽约为2.4微米，而在本发明中，所述数据线在爬坡处的线宽为数据线在其他部位的线宽的二倍，即约为4.8微米。当然，数据线2所增大的线宽并不以此数据为限，可根据实际情况做适当变更。通常而言，由于ILD膜层的锥角较陡，数据线2在爬坡处存在断线风险，而通过增大数据线2在爬坡处的线宽，可以降低数据线2的断路风险。在本发明的优选实施例中，所述数据线2还在十字区域3处采用了分叉设计，即所述数据线2在十字区域3具有相互间隔的第一分支21和第二分支22，且第一分支21和第二分支22的两端分别汇聚为一根数据线2。具体地，数据线2在爬坡处4及十字区域3处的线宽为第一分支21的线宽、第一分支21与第二分支22之间的间隙宽度以及第二分支22的线宽总和。
根据上述实施例，由于数据线2在爬坡处的线宽增大了一倍，因此第一分支21的线宽可为2微米，第二分支22的线宽也为2微米，而第一分支21和第二分支22之间的间隙为0.8微米。当然，第一分支21和第二分支22的线宽及其间隙并不以此数据为限，可根据实际情况做适当变更。通常而言，ILD膜层小颗粒子经常导致ILD膜层刺穿而引起栅极线1和数据线2短路，而在十字区域3采用分叉设计可增加一种栅极线1和数据线2短路线类不良修补方法，例如当第一分支21发生短路，那么可以依靠第二分支22继续工作，反之亦然，从而减小良率损失。
本发明还提供一种LTPS阵列基板的制作方法，其主要包括以下步骤：
1)SD(源漏极)采用物理磁控溅射工艺成膜；
2)采用一道光罩(Mask)来定义出上述的在爬坡处增大线宽且在十字区域处进行分叉的数据线图案(Data Line Pattern)；
3)经过显影、干蚀刻及光阻剥离制程后，即可获得上述的LTPS阵列基板。
需要说明的是，由于步骤(3)中的刻蚀以及后续制程均为本领域的公知常识，且不作为本发明的重点，因此在本文中不予赘述。
综上所述，本发明的有益效果是：降低数据线爬坡处断线风险，并且增加栅极线和数据线短路的线类不良修补方法，从而有利于产品良率提升。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。