技术领域本实用新型涉及一种芯片导通件，特别是一种电性连接于芯片与至少一外部电性接点的芯片导通件。
背景技术：
芯片的封装结构对于其效能来说至关重要。一般来说，晶粒自晶圆切割下来之后需要对其进行封装制程，以保护芯片免于各种物理损坏或化学腐蚀。同时更设置对应的引脚，以让使用者可以便利地借助封装结构来使用芯片或对其进行测试。目前较常见的方法为将晶粒设置于一基座上后，再以打线的方式布线于晶粒与基座上，让导线连接于晶粒的电极与基座的电性接点之间。但是由于导线的线宽有其限制，使得以导线形成的传输结构的阻抗偏大，而无法降低传输损耗。
技术实现要素：
本实用新型所要解决的技术问题在于，针对现有技术的不足提供一种芯片导通件，以取代以往用导线连接于芯片电极与外部接点之间的方法。本实用新型所要解决的技术问题是通过如下技术方案实现的：本实用新型中实施例所公开的芯片导通件，包含第一导通单元与第二导通单元。第一导通单元用来连接于第一外部电性接点与芯片的第一电极之间。第二导通单元，用来连接于第二外部电性接点与芯片的第二电极之间。第一导通单元与第二导通单元电性绝缘。第一导通单元包含电极连接部、信号传输部与至少一第一连接部。第二导通单元包含本体部与第二连接部。电极连接部具有电极接触面。电极接触面用来覆盖至少部分的第一电极。信号传输部连接电极连接部。信号传输部与电极连接部共同形成上表面。上表面相对于电极接触面。至少一第一连接部连接信号传输部且用来连接第一外部电性接点。本体部具有电极连接柱。电极连接柱用来接触至少部分的第二电极。第二连接部连接本体部并用来连接第二外部电性接点。换句话说，本实用新型提供一种芯片导通件，包括：一第一导通单元，用来连接于一第一外部电性接点与一芯片的一第一电极之间，该第一导通单元包括：一电极连接部，具有一电极接触面，该电极接触面用来覆盖至少部分的该第一电极；一信号传输部，连接该电极连接部，该信号传输部与该电极连接部共同形成一上表面，该上表面相对于该电极接触面；以及至少一第一连接部，连接该信号传输部且用来连接该第一外部电性接点；以及一第二导通单元，用来连接于一第二外部电性接点与该芯片的一第二电极之间，该第二导通单元与该第一导通单元电性绝缘，该第二导通单元包括：一本体部，具有一电极连接柱，该电极连接柱用来接触至少部分的该第二电极；以及一第二连接部，连接该本体部并用来连接该第二外部电性接点。该电极连接部更具有至少一第一通孔，部分的该第一电极暴露于该至少一第一通孔。该至少一第一通孔的数量为多个。该信号传输部更具有至少一第二通孔，当该第一导通单元连接于该第一外部电性接点与该芯片的该第一电极之间时，该信号传输部与该芯片间具有一间隙，该至少一第二通孔连通该间隙。该第一连接部具有一第一衔接段、一第一倾斜段与一第一接触段，该第一连接段用来连接该信号传输部，该第一倾斜段连接于该第一连接段与该第一接触段之间，该第一接触段用来接触该第一外部电性接点。该第一衔接段与该本体部共平面，该第一倾斜段与该第一接触段与该本体部位于不同的平面上。该至少一第一连接部的数量为多个。该第二连接部具有一第二衔接段、一第二倾斜段与一第二接触段，该第二连接段用来连接该本体部，该第二倾斜段连接于该第二连接段与该第二接触段之间，该第二接触段用来接触该第二外部电性接点。该第二衔接段与该本体部共平面，该第二倾斜段与该第二接触段与该本体部位于不同的平面上。所述芯片导通件更包含多个第二定位部与多个第一定位部，多个所述第二定位部自该本体部具有的其中两侧延伸而出，多个所述第一定位部自该电极连接部或该信号传输部延伸而出，多个所述第二定位部与多个所述第一定位部用来连接一容置架中的一容置框。该至少一第一连接部的数量为多个，多个所述第一定位部的其中之一位于其中二该第一连接部之间。一该第二定位部位于该本体部所具有的其中一侧边，且其中一该第二定位部以弧角与该本体部相接。一该第一定位部位于该电极连接部所具有其中一侧边，且其中二该第二定位部以弧角与该电极连接部相接。该本体部与该第二连接部一体成形，该电极连接部、该信号传输部与该至少一第一连接部一体成形。综合以上所述，本实用新型提供了一种芯片导通件。芯片导通件以第一导通单元电性连接芯片的第一电极与第一外部电性接点之间，并以第二导通单元电性连接芯片的第二电极与第二外部电性接点之间。相较于以往的传统做法，本实用新型所提供得芯片导通件提升了与芯片电极及外部电性接点的耦接面积，借此降低了传输阻抗。此外，在辅以容置框架的情况下，而能更快速、精准且大量组装芯片导通件于芯片电极及外部电性接点之间，增加了封装制程的效率。另一方面，借助电性绝缘的第一导通单元与第二导通单元，芯片导通件更能适用于多种不同的芯片或制程。附图说明图1A为本实用新型一实施例中芯片导通件相对于导线架的爆炸示意图；图1B为本实用新型图1A中芯片导通件的立体示意图；图1C为本实用新型图1A中芯片导通件的俯视示意图；图1D为本实用新型图1A中芯片导通件的仰视示意图；图1E为本实用新型图1A中芯片导通件、芯片与导线架组合的侧视示意图；图2为本实用新型另一实施例中芯片导通件连接于容置架上的示意图；图3为本实用新型再一实施例中芯片导通件的立体示意图。【附图标记说明】1、4a、4b、4c芯片导通件12、42a、42b、42c第一导通单元122电极连接部1222本体部1224电极连接块124信号传输部126a、126b第一连接部1262a第一衔接段1264a第一倾斜段1266a第一接触段128a、128a’、128a”、128b第一定位部14、44a、44b、44c第二导通单元142本体部1422电极连接柱146第二连接部1462第二衔接段1464第二倾斜段1466第二接触段148a、148b第二定位部2、2a、2b、2c芯片22第一电极24第二电极3导线架322、322a、322b、322c、324、324a、324b、324c、34、34a、34b、34c耦接区域5容置架52a、52b、52c容置框G间隙H11～H14第一通孔H2第二通孔PL下表面PT电极接触面PU上表面S1～S7侧边W1～W6宽度具体实施方式以下在实施方式中叙述本实用新型的详细特征，其内容足以使本领域技术人员了解本实用新型的技术内容并加以实施，且依据本说明书所公开的内容、保护范围及附图，本领域技术人员可轻易地理解本实用新型相关的目的及优点。以下实施例为进一步说明本实用新型，但非用来限制本实用新型的保护范围。图1A为本实用新型实施例一中芯片导通件相对于导线架的爆炸示意图，图1B为本实用新型图1A中芯片导通件的立体示意图，图1C为本实用新型图1A中芯片导通件的俯视示意图，图1D为本实用新型图1A中芯片导通件的仰视示意图，图1E为本实用新型图1A中芯片导通件、芯片与导线架组合的侧视示意图。请一并参照图1A至图1E，在图1A中示出芯片导通件1、芯片2与导线架3(leadframe)。如图1A所示，芯片导通件1用来电性连接于芯片2与第一外部电性接点及第二外部电性接点之间。芯片2具有第一电极22与第二电极24。在一实施例中，芯片2例如为金属氧化物半导体晶体管，第一电极22例如为源极(source)，第二电极24例如为漏极(drain)。所述的第一外部电性接点及第二外部电性接点例如分别为图1中的导线架3所具有的耦接区域322、324与耦接区域34。导线架的相关细节本领域技术人员经详阅本说明书后可知悉，在此不予赘述。需注意的是，在本实施例中举导线架3具有耦接区域322、324与耦接区域34以进行说明，但实际上，第一外部电性接点与第二外部电性接点的数量并不以此为限。而外部电性接点的“外部”为相对于芯片导通件1而言，在此先予以说明以避免文义上的误会。如图1A至图1E所示，芯片导通件1具有第一导通单元12与第二导通单元14。第一导通单元12用来连接于耦接区域322、324与芯片2的第一电极22之间。第二导通单元14用来连接于耦接区域34与芯片2的第二电极24之间。第一导通单元12与第二导通单元14电性绝缘。在此实施例中，第一导通单元12与第二导通单元14彼此不相接触而达成绝缘之目的，因此在此实施例中，第一导通单元12与第二导通单元14彼此分离。于另一实施例中，第一导通单元12与第二导通单元14可借助绝缘层彼此相连，换句话说，在此实施例中，第一导通单元12、第二导通单元14与绝缘层形成一相连接的整体。延续前述，第一导通单元12具有电极连接部122、信号传输部124与至少一第一连接部。在此实施例中，举第一导通单元12具有第一连接部126a与第一连接部126b来进行说明。在另一实施例中，第一导通单元12具有一个第一连接部。而于再一实施例中，第一导通单元12具有三个以上的第一连接部。电极连接部122具有电极接触面PT。电极接触面PT用来覆盖至少部分的第一电极22。电极接触面PT的面积小于或等于第一电极22的面积。当电极接触面PT覆盖第一电极22时，电极接触面PT重叠于第一电极22的表面，或者电极接触面PT接触第一电极22的表面且位于第一电极22的表面的范围内。借着以电极接触面PT覆盖第一电极22，耦接面积得以增大且传输阻抗得以降低。在一实施例中，电极连接部122具有本体部1222与电极连接块1224，电极接触面PT为电极连接块1224的一表面。本体部1222连接电极连接块1224，电极连接块1224以电极接触面PT覆盖至少部分的第一电极22。更详细地来说，本体部1222具有宽度W1与宽度W2，电极连接块1224具有宽度W3与宽度W4。如图1A至图1E所示，在此实施例中，本体部1222的宽度W1大于电极连接块1224的宽度W3，本体部1222的宽度W2大于电极连接块1224的宽度W4。于实务上，宽度W3小于或等于宽度W1，宽度W4小于或等于宽度W2。在此实施例中，宽度W1与宽度W2的比值约介于0.8至1.5之间，宽度W3与宽度W4的比值约介于0.5至1.1之间，其中宽度W1约为宽度W3的1.3至1.7倍。此外，在此实施例中，电极连接块1224的形状大致上为一立方体，且电极连接块1224在xy平面上的截面为一四边形。电极连接块1224的各顶角为弧角，以提升电流的传输效率。于另一实施例中，电极连接块1224的形状大致上为一圆柱，且电极连接块1224在xy平面上的截面为一圆形。而于再一实施例中，电极连接块1224的形状大致上为多边形柱体，且电极连接块1224在xy平面上的截面为一多边形。上述仅为举例示范，然实际上并不以此为限。且电极连接块1224的各顶角为弧角，以提升电流的传输效率。如图所示，在图1A～1D所示的实施例中，电极连接部122具有通孔H11～H14。通孔H11与通孔H12的开口形状大致上呈圆形，且通孔H11与通孔H12成对设置。通孔H13与通孔H14的开口形状大致上呈椭圆形，通孔H13与通孔H14成对设置。借着这样的配置，在制程上能以较为方便的方式设置各第一通孔。由于在实务上，芯片导通件1例如以导电胶加热固定于芯片2上，而在加热过程当中，导电胶会因受热而产生挥发气体。通孔H11～H14即是用来提供气体流道以逸散这些挥发气体。另一方面，通孔H11～H14更可暴露部分的第一电极22，当芯片导通件1用来提供电能于芯片2时，芯片2运作所产生的余热可借助通孔H11～H14逸散，以避免芯片2过热，从而得以维持芯片的寿命以及效能。上述实施例仅为举例示范，第一通孔的数量、开口形状与相对位置经本领域技术人员详阅本说明书后得以依照实际所需自由设计，在此并不加以限制。信号传输部124连接电极连接部122。信号传输部124与电极连接部122共同形成上表面PU。上表面PU相对于电极接触面PT。信号传输部124的厚度小于电极连接部122的最大厚度。在此实施例中，信号传输部124的厚度相同于本体部1222的厚度，且信号传输部124与本体部1222形成一下表面PL。下表面PL相对于上表面PU，电极连接块1224位于下表面PL。信号传输部124具有至少一通孔H2，通孔H2贯穿信号传输部124。在此实施例中，通孔H2暴露于上表面PU与下表面PL。当第一导通单元12设置于芯片2的第一电极22与导线架3的耦接区域322、324之间时，本体部1222与信号传输部124不接触芯片2。换句话说，本体部1222及信号传输部124与芯片2间具有间隙G，通孔H2连通所述的间隙G。由于热空气上升，通孔H2相当于为芯片导通件1提供了一个较为符合气体流动方向的气体流道。此外，间隙G暴露于芯片导通件1的侧边，也提供了热空气的溢散出口。借此，提升了芯片导通件1的排气能力与散热的能力。第一连接部126a、126b连接信号传输部124，且第一连接部126a、126b用来分别连接耦接区域322、324。因此，信号传输部124位于第一连接部126a、126b与电极连接部122之间。而当芯片导通件1设置于芯片2与耦接区域322、324之间时，第一连接部126a、126b位于信号传输部124与耦接区域322、324之间。相较于传统以导线连接的方式，第一连接部126a、126b分别以各自的接触面电性连接耦接区域322、324，相较于以往以打线的方式连接外部电性接点，本实用新型所提供的芯片导通件1得以提高耦接面积，降低了传输阻抗。此外，第一连接部126a、126b彼此分离，而提高了第一导通单元12所能承受的应力。延续前述，侧边S3的长度约为第一连接部126a、126b的长度的1.2倍至1.8倍，侧边S3的长度约为第一连接部126a、126b的宽度的1.3倍至1.7倍之间，而侧边S3的长度约为第一连接部126a、126b彼此的间隔距离的2.9倍至3.5倍之间。第一连接部126a、126b的材质例如为铜、银、金等导体。其中，以第一连接部126a来说，第一连接部126a具有第一衔接段1262a、第一倾斜段1264a与第一接触段1266a。第一衔接段1262a连接信号传输部124，第一倾斜段1264a连接于第一衔接段1262a与第一接触段1266a之间。其中，第一衔接段1262a与电极连接部122共平面，第一倾斜段1264a与第一接触段1266a与电极连接部122位于不同的平面上。第一连接部126b具有与第一连接部126a相仿的结构，相关细节不再予以赘述。借着这样的结构，让第一导通单元12在设置于第一电极22与耦接区域322、324之间时，避免让第一导通单元12接触到第一电极22与耦接区域322、324以外的导体，以避免降低信号传输的质量。第二导通单元14具有本体部142与第二连接部146。本体部142连接第二连接部146。本体部142用来连接芯片2的第二电极24，第二连接部146用来连接耦接区域34。在图1A至图1D所示的实施例中，本体部142具有电极连接柱1422。电极连接柱1422用来接触至少部分的第二电极24。换句话说，电极连接柱1422用来接触第二电极24的接触面的面积小于第二电极24，且当电极连接柱1422接触第二电极24时，电极连接柱1422的接触面位于第二电极24的表面的范围内。在此实施例中，电极连接柱1422为一圆柱，电极连接柱1422在XY平面上的截面大致上为一圆形。但电极连接柱1422的形状并不仅限为一圆柱。于另一实施例中，电极连接柱1422为一椭圆柱，电极连接柱1422在XY平面上的截面大致上为一椭圆形。于再一实施例中，电极连接柱1422为一立方柱，电极连接柱1422在XY平面上的截面大致上为一矩形。于再一实施例中，电极连接柱1422为一多边形柱，电极连接柱1422在XY平面上的截面大致上为一多边形。第二连接部146连接本体部142并用来连接耦接区域34。第二连接部146具有第二衔接段1462、第二倾斜段1464与第二接触段1466。第二衔接段1462连接信号传输部124，第二倾斜段1464连接于第二衔接段1462与第二接触段1466之间。其中，第二衔接段1462与本体部142共平面，第二倾斜段1464与第二接触段1466与本体部142位于不同的平面上。借着这样的结构，让第二导通单元14在设置于第二电极24与耦接区域34之间时，避免让第二导通单元14接触到第二电极24与耦接区域34以外的导体，以避免降低信号传输的质量。如图1A至图1E所示，第一导通单元12更具有第一定位部128a、128b，第二导通单元14更具有第二定位部148a、148b。芯片导通件1借助第一定位部128a、128b与第二定位部148a、148b设置于辅助治具当中，以提升封装时的定位精度和封装制程的效率。请接着参照图2以对定位部进行说明，图2为本实用新型另一实施例中芯片导通件连接于容置架上的示意图。在图2中示出芯片导通件4a、4b、4c与容置架5。容置架5具有容置框52a、52b、52c，容置框52a、52b、52c分别对应于芯片导通件4a、4b、4c。芯片导通件4a、4b、4c分别以其定位部连接于容置框52a、52b、52c。延续前述，于制程中能以容置架5使芯片导通件4a、4b、4c精确地与排列好的芯片2a、2b、2c与导线架3a、3b、3c一一对应，以进行后续上胶加热固定的步骤。然后在设置芯片导通件4a、4b、4c于芯片2a、2b、2c与导线架3a、3b、3c之间后，再裁切芯片导通件4a、4b、4c的各定位部，以使芯片导通件4a、4b、4c与容置架5分离。借此，得以在封装制程中，以有效率的方式快速、大量且精准地组装芯片导通件4a、4b、4c于芯片2a、2b、2c与导线架3a、3b、3c之间。虽在此实施例中举容置架5、芯片导通件4a、4b、4c、芯片2a、2b、2c与导线架3a、3b、3c进行说明，然实际上，容置架5依实际所需而被设计成能乘载更多芯片导通件，因此各组件的数量并不以上述举例为限制。请再参照图1A至图1D。根据上述，第一定位部128a、128b与第二定位部148a、148b可以具有相同的形状或不同的形状，本领域技术人员可以根据芯片导通件1、芯片2与外部电性接点的相对位置来进行设计。在此实施例中，第一定位部128a自第一导通单元12的信号传输部124的侧边S3延伸而出。第一定位部128b自第一导通单元12的电极连接部122的侧边S1延伸而出，且第一定位部128b的另一侧边相连于电极连接部122的侧边S4。其中，侧边S1与侧边S4相邻且相连接。于另一实施例中，第一定位部128b位于信号传输部124的侧边S2上。于再一实施例中，第一定位部128b同时接触部分的侧边S2与部分的侧边S1。相仿地，第二定位部148a自第二导通单元14的本体部142的侧边S6延伸而出。第二定位部148b自本体部142的侧边S5延伸而出，且第二定位部148b的另一侧边相连于本体部142的侧边S7。于另一实施例中，第二定位部148b的另一侧边不相连于本体部142的侧边S7，且第二定位部148b较前述地更靠近侧边S6。另一方面，在此实施例中，第一定位部128a、128b与第二定位部148a、148b分别为矩形，且具有相仿的宽度。所述的宽度例如为宽度W1的六分之一至九分之一之间，但不以此为限制。此外，第一定位部128a、128b与第二定位部148a、148b除了用来让芯片导通件1固定于如前述的容置架5上之外，更可以在组装过程中保持芯片导通件1的平衡而使作业更容易。请再参照图3，图3本实用新型再一实施例中芯片导通件的立体示意图。相较于图1A～1D所示的实施例，图3所示的实施例中，第一导通单元12’具有第一连接部126c、第一定位部128a’与第一定位部128a”，第一连接部126c、第一定位部128a’与第一定位部128a”自信号传输部124的侧边S3延伸而出。在此实施例中，第一连接部126c位于第一定位部128a’与第一定位部128a”之间。借助这样的配置，第一导通单元得以更稳固地设置于容置架5上。而就图面上的相对关系来说，第二定位部148a与第二连接部146相较于图1的实施例左右对调。依据上述各实施例，本领域技术人员应可理解，本实用新型所提供的芯片导通件所具有的组件数量得依实际所需或依照电极与电性接点的位置对应设置，而不仅以附图所示为限制。此外，各实施例的定位部的位置仅为举例，本实用新型不加以限制，本领域技术人员当能依据本实用新型之精神适当的变换。以图1C为例，定位部128b及/或定位部148b也可以分别位于侧边S4与侧边S7。综上所述，本实用新型提供了一种芯片导通件。芯片导通件以第一导通单元电性连接芯片的第一电极与第一外部电性接点之间，并以第二导通单元电性连接芯片的第二电极与第二外部电性接点之间。其中，第一导通单元与第一电极及第一外部电性接点的接触面具有一定的面积，且第二导通单元与第二电极及第二外部电性接点的接触面具有一定的面积，因此相较于以往用打线连接芯片电极与外部电性接点的传统做法，本实用新型所提供的芯片导通件大幅提升了与芯片电极及外部电性接点的耦接面积，借此降低了信号的传输阻抗。此外，更能辅以容置框架，而能更快速、精准且大量组装芯片导通件于芯片电极及外部电性接点，增加了封装制程的效率。另一方面，借助电性绝缘的第一导通单元与第二导通单元，芯片导通件更能适用于多种不同的芯片或制程，提高了芯片导通件的泛用性与实用性。