级联配置的器件与半导体元件的制作方法

本申请是由Chun-Li Liu等人于2015年7月24日提交的、题目为“CASCODE CONFIGURED SEMICONDUCTOR COMPONENT”的临时专利申请序列号62/196,652的非临时申请，该临时专利申请全文并入本文以作参考，并且在此要求其共同主题的优先权。

技术领域

本实用新型一般地涉及电子学，并且更特别地涉及其半导体结构以及形成半导体器件的方法。

背景技术：

过去，半导体工业使用各种不同的器件结构和方法来形成半导体器件，例如，二极管、肖特基二极管、场效应晶体管(FET)、高电子迁移率晶体管(HEMT)等。诸如二极管、肖特基二极管和FET之类的器件典型地由硅基板制成。由硅基板制成的半导体器件的缺点包括低击穿电压、过大的反向漏电流、大的正向电压降、不适宜地低的开关特性、高的功率密度以及高制造成本。要克服这些缺点，半导体制造商已经转向用化合物半导体基板来制造半导体器件，例如，III-N半导体基板、III-V半导体基板、II-VI半导体基板等。尽管这些基板具有改进的器件性能，但是它们易碎且增加了制造成本。因而，半导体工业已经开始使用作为硅和III-N材料的组合的化合物半导体基板，以解决成本、可制造性和脆弱性的问题。形成于硅基板或其他半导体基板上的III-N化合物半导体材料已经在Zhi He的且于2011年6月9日公布的美国专利申请公开号2011/0133251A1以及Michael A.Briere的且于2013年3月21日公布的美国专利申请公开号2013/0069208 A1中进行了描述。

半导体制造商使用硅半导体材料和III-N半导体材料的组合来制造器件，例如，与硅器件级联的常开的III-N耗尽型HEMT。使用这种材料组合有助于使用常开的III-N耗尽型器件来实现常关状态。在被配置为开关的级联器件中，硅器件通常由于在高漏极偏压下操作的III-N器件的高的漏电流而在雪崩模式下操作。在雪崩操作模式中，III-N器件的栅极处于较大的压力下，其中绝对栅-源电压超过器件夹断电压。猛烈的压力条件，例如，在雪崩模式下操作硅器件，会降低器件的可靠性，降低击穿电压，并且增加漏电流。级联半导体器件已经在Rakesh K.Lal等人的且于2013年4月11日公布的美国专利申请公开号2013/0088280 A1中进行了描述。

因此，具有级联半导体器件结构及其制造方法将会是有利的。若该结构及方法实现起来具有成本效益将会是更有利的。

技术实现要素：

在一个方面中，本实用新型提供一种半导体元件(10，30，60，70，90，100)，具有至少第一及第二端子，其特征在于包括：第一半导体器件(12，72)，具有第一载流端子及第二载流端子，所述第一半导体器件(12，72)由硅基材料配置；第二半导体器件(14)，具有控制端子(14G)、第一载流端子(14D)及第二载流端子(14S)和体端子(14B)，所述第二半导体器件(14)由III-N半导体材料配置，所述第一半导体器件(12，72)的所述第一载流端子与所述第二半导体器件(14)的所述第二载流端子(14S)耦接，所述第二半导体器件(14)的所述控制端子(14G)与所述第一半导体器件(12，72)的所述第二载流端子耦接，并且所述第二半导体器件(14)的所述体端子(14B)与所述第一半导体器件(12，72)的所述第二载流端子连接；以及保护元件(16，62，76，102)，具有第一端子及第二端子，所述保护元件(16，62)的所述第一端子与所述第一半导体器件(12，72)的所述第一载流端子以及所述第二半导体器件(14)的所述第二载流端子(14S)耦接。

根据上面描述的半导体元件的一个单独实施例，其特征在于所述第一半导体器件(12)、所述第二半导体器件(14)和所述保护元件(16，62，76，102)是单片集成的。

根据上面描述的半导体元件的一个单独实施例，其特征在于所述保护元件(16，62，76，102)是无源电路元件或有源电路元件之一。

根据上面描述的半导体元件的一个单独实施例，其特征在于所述保护元件(16，62，76，102)是电阻器(16，76)或齐纳二极管(62，102)。

在另一个方面中，本实用新型提供一种半导体元件(10，30，60，70，90，100)，其特征在于包括：硅基半导体器件(12，72)，由硅半导体材料形成，且具有第一载流端子及第二载流端子；III-N基半导体器件(14)，由III-N半导体材料形成，且具有控制端子(14G)、第一载流端子(14S)、第二载流端子(14D)和体端子(14B)，硅基半导体材料的所述第一载流端子与所述III-N基半导体器件(14)的所述控制端子(14G)耦接，所述硅基半导体器件(12)的所述第二载流端子与所述III-N半导体器件(14)的所述第一载流端子(14S)耦接；以及用于将所述III-N半导体材料电连接至所述硅基半导体器件(12)的所述第一端子的装置(32，92)。

根据上面描述的半导体元件的一个单独实施例，其特征在于所述硅基半导体器件(72)包括具有阳极和阴极的二极管(72)，并且所述III-N基半导体器件(14)包括具有栅极(14G)、源极(14S)和漏极(14D)的场效应晶体管，并且其中所述二极管(72)的所述阳极用作所述硅基半导体器件(72)的所述第一载流端子，所述二极管(72)的所述阴极用作所述硅基半导体器件(72)的所述第二载流电极，所述场效应晶体管的所述源极(14S)用作所述III-N基半导体器件的所述第一载流电极，并且所述场效应晶体管的所述漏极用作所述III-N基半导体器件(14)的所述第二载流电极。

根据上面描述的半导体元件的一个单独实施例，其特征在于还包括与所述二极管(72)的所述阴极耦接的电流旁路部件(16，62，76，102)。

根据上面描述的半导体元件的一个单独实施例，其特征在于所述硅基半导体器件(12)包括具有栅极(12G)、源极(12S)和漏极(12D)的第一场效应晶体管，并且所述III-N基半导体器件(14)包括具有栅极(14G)、源极(14S)、漏极(14D)和所述体端子(14B)的第二场效应晶体管，并且其中所述第一场效应晶体管的所述源极(14S)用作所述硅基半导体器件(12)的所述第一载流端子，所述第一场效应晶体管的所述漏极(12D)用作所述硅基半导体器件(12)的所述第二载流电极，所述第二场效应晶体管的所述源极(14S)用作所述III-N基半导体器件(14)的所述第一载流电极，并且所述场效应晶体管的所述漏极(14D)用作所述III-N基半导体器件(14)的所述第二载流电极。

在再一个方面中，本实用新型一种级联配置的器件(10，30，60，70，90，100)，具有第一端子、第二端子及第三端子，其特征在于包括：第一半导体器件(12，72)，由硅材料形成，所述第一半导体器件(12，72)具有至少第一端子及第二端子；以及第二半导体器件(14)，由III-N半导体材料形成，所述第二半导体器件(14)具有第一端子(14S)、第二端子(14D)、第三端子(14G)及第四端子(14B)，所述第一半导体器件(12，72)的所述第一端子与所述第二半导体器件(14)的所述第三端子(14G)耦接，并且所述第一半导体器件(12，72)的所述第二端子与所述第二半导体器件(14)的所述第一端子(14S)耦接，并且所述第二半导体器件(14)的所述第四端子(14B)与所述第一半导体器件(12，72)的所述第一端子耦接。

根据上面描述的器件的一个单独实施例，其特征在于还包括具有第一端子及第二端子的分流器件(16，62，76，102)，所述分流器件(16，62，76，102)的第一端子与所述第一半导体器件(12，72)的所述第二端子耦接

附图说明

通过结合附图来阅读下面的详细描述将会更好理解本实用新型，在附图中相同的附图标记指示相同的要素，并且在附图中：

图1是根据本实用新型的一种实施例的包含化合物半导体基板的级联半导体元件的电路原理图；

图2是根据本实用新型的另一种实施例的包含化合物半导体基板的级联半导体元件的电路原理图；

图3是根据本实用新型的另一种实施例的包含化合物半导体基板的级联半导体元件的电路原理图；

图4是根据本实用新型的另一种实施例的包含化合物半导体基板的级联半导体元件的电路原理图；

图5是根据本实用新型的另一种实施例的包含化合物半导体基板的级联半导体元件的电路原理图；以及

图6是根据本实用新型的另一种实施例的包含化合物半导体基板的级联半导体元件的电路原理图。

为了图示的简洁和清晰起见，附图中的要素并不一定是按比例的，并且在不同附图中的相同附图标记指示相同的要素。另外，为了描述的简单起见而省略关于众所周知的步骤和部件的描述和细节。本文所使用的载流电极指的是用于传送电流通过其中的器件的部件，例如，MOS晶体管的源极或漏极、双极型晶体管的发射极或集电极或者二极管的阴极或阳极，并且控制电极指的是用于控制通过其中的电流的器件的部件，例如，MOS晶体管的栅极或双极型晶体管的基极。尽管起见在本文中被解释为特定的N沟道或p沟道器件，或者特定的n型或p型掺杂区，但是本领域技术人员应当意识到，根据本实用新型的实施例，互补型器件同样是可能的。本领域技术人员应当意识到，本文所使用的词语“在…期间”、“在…的同时”以及“当…的时候”并不是动作在起始动作发生时立即发生的精确性术语，而是在起始动作与其所引起的反应之间可以存在稍微小的而又合理的延迟，例如，传播延迟。词语“近似”、“大约”或“基本上”的使用意指要素的值具有预料将会很接近于规定的值或位置的参数。但是，如同本技术领域所熟知的，总是会存在妨碍值或位置正好为所规定的值或位置的较小变化。在本技术领域中已很好确定了：高达大约10％(以及对于半导体掺杂浓度为高达20％)的变化被认为是相对于正好为所描述的理想目标的合理变化。

具体实施方式

一般地，本实用新型提供了一种半导体元件，该半导体元件包含由硅基材料配置成的半导体器件、由III-N半导体材料配置成的半导体器件，以及保护部件。由硅基半导体材料配置成的半导体器件具有至少一对载流端子，并且由III-N半导体材料配置成的半导体器件具有控制端子以及一对载流端子。硅基半导体器件的载流端子与III-N半导体器件的载流端子连接以形成公共连接节点，并且III-N半导体器件的控制端子与硅基半导体器件的另一个载流端子连接。保护部件具有与公共连接节点连接的端子以及与硅基半导体器件的另一个载流端子和III-N半导体器件的控制端子共同连接以形成半导体元件的端子的端子。III-N半导体器件的另一个载流端子用作半导体元件的另一个端子。保护部件可以被称为电流导引部件。

图1是根据本实用新型的一种实施例的III-N半导体元件10的电路原理图。图1所示的是与半导体器件14耦接的且被配置用于形成级联开关的半导体器件12。举例来说，半导体器件12和14是晶体管，其中每个晶体管都由半导体基板形成并且具有栅极端子、源极端子、漏极端子，以及可以由其形成沟道的体区或基板区。体区是基板的一部分。因而，晶体管12具有漏极端子12D、源极端子12S、栅极端子12G和体端子12B，并且晶体管14具有漏极端子14D、源极端子14S、栅极端子14G和体端子14B。晶体管12的漏极端子12D与晶体管14的源极端子14S连接，并且晶体管12的源极端子12S与晶体管14的栅极端子14G连接。如同上文所讨论的，晶体管的栅极端子可以被称为栅极或栅极电极，源极端子可以被称为源极、源极电极、载流端子或载流电极，漏极端子可以被称为漏极、漏极电极、载流端子或载流电极，并且体端子可以被称为基板端子、基板连接或体连接。晶体管12的源极端子可以被称为级联开关10的源极，晶体管14的漏极端子可以被称为级联开关10的漏极，并且晶体管12的栅极端子可以被称为级联开关10的栅极。

根据一种实施例，晶体管14的基板通过体端子14B与级联开关10的源极电连接。举例来说，晶体管14的基板端子或体端子14B通过将晶体管14从其中制造出的基板短接至级联开关10的源极的装置32与级联开关10的源极电极电连接。晶体管14的基板端子或体端子14B可以与工作电位源(例如，地电位)连接。举例来说，短接装置32是用于将晶体管14从其中制造出的基板短接至级联开关10的源极的短接互连。

根据一种实施例，晶体管12由硅基材料制成，并且晶体管14由III-N半导体材料制成。硅基材料可以包括硅、碳掺杂硅、碳化硅材料、硅锗材料、与氮化铝结合的硅等。III-N半导体材料包括氮化镓、铝氮化镓等。硅可以是p型导电性的、n型导电性的或本征半导体材料。同样地，III-N半导体材料可以是p型导电性的、n型导电性的或本征半导体材料。应当指出，半导体器件14的III-N材料可以生长于硅基板或某些别的基板材料上。

应当意识到，晶体管14由III-N半导体材料制成，使得源极、漏极和栅极由III-N基板材料的若干部分形成。III-N半导体材料可以被称为III-N基板材料、基板或基板材料。III-N基板材料通过短接装置32耦接至晶体管12的源极端子12S。晶体管12由硅基半导体材料制成，使得源极、漏极和栅极由硅基半导体材料的若干部分形成。硅基半导体材料可以被称为基于硅的基板材料、基板或基板材料。

图2是根据本实用新型的另一种实施例的级联开关30的电路原理图。被动保护部件(例如，电阻器16)与晶体管12并联耦接，即，电阻器16具有与晶体管12的源极端子12S连接的端子R1以及与晶体管12的漏极端子12D连接的端子R2。应当指出，被动保护部件是无源电路部件。与晶体管12的漏极端子连接的电阻器16的端子(即，端子R2)同样与晶体管14的源极端子14S连接，并且与晶体管12的源极端子12S连接的电阻器16的端子(即，端子R1)同样与晶体管14的栅极端子14G连接。保护部件16可以被称为电流导引部件、并行部件或漏电通路电路。

根据另一种实施例，晶体管12的源极端子12S、晶体管14的栅极端子14G以及电阻器16的端子R1被耦接用于接收工作电位源V_SS。举例来说，工作电位源V_SS为地电位。

应当指出，半导体器件12、半导体器件14和被动保护部件16可以被单片集成在一起；或半导体器件12和半导体器件14可以被单片集成在一起，并且被动保护部件16可以不与半导体器件12和半导体器件14单片集成在一起；或者半导体器件12和被动保护部件16可以被单片集成在一起，并且半导体器件14可以不与半导体器件12和被动保护部件16单片集成在一起；或者半导体器件14和被动保护部件16可以被单片集成在一起，并且半导体器件12可以不与半导体器件12和被动保护部件16单片集成在一起。

图3是根据本实用新型的另一种实施例的半导体元件60的电路原理图。半导体元件60包含与晶体管14和短接装置32连接的晶体管12，如同参照图1和2所描述的。级联开关60通过添加按并联配置与晶体管12耦接的齐纳二极管62而与级联开关10不同，其中齐纳二极管62用作主动保护部件，即，该主动保护部件是有源电路部件。根据图3的实施例，主动保护部件62是具有阴极和阳极的齐纳二极管，其中齐纳二极管62的阴极与晶体管12的漏极端子12D连接，并且齐纳二极管62的阳极与晶体管12的源极端子12S连接。齐纳二极管62的阴极同样与晶体管14的源极端子14S连接，并且齐纳二极管62的阳极同样与晶体管14的栅极端子14G连接。应当指出，半导体元件60与半导体元件30不同，因为被动保护部件16(即，电阻器16)由行动保护部件(即，齐纳二极管62)代替。

根据一种实施例，晶体管12的源极端子12S、晶体管14的栅极端子14G以及齐纳二极管52的阳极被耦接用于接收工作电位源V_SS。举例来说，工作电位源V_SS是地电位。

图4是根据本实用新型的另一种实施例的III-N半导体元件70的电路原理图。在图4中示出的是与半导体器件14耦接的且被配置用于形成级联整流器的半导体器件72。举例来说，半导体器件72是二极管，并且半导体器件14是晶体管，其中二极管72具有阴极和阳极，并且晶体管14具有栅极端子14G、源极端子14S、漏极端子14D和体端子14B。二极管72的阴极与晶体管14的源极端子14S连接，并且二极管72的阳极与晶体管14的栅极端子14G连接。晶体管14已经参照图1进行了描述。

根据一种实施例，晶体管14的基板与级联整流器70的源极电连接。举例来说，晶体管14的基板端子或体端子14B通过用于将晶体管14从其中制造出的基板短接至级联整流器70的源极的装置92与级联整流器70的源极电极电连接。晶体管14的基板可以与地电位连接。举例来说，短接装置92是用于将晶体管14从其中制造出的基板短接至级联整流器70的源极的短接互连。

根据一种实施例，半导体器件72由硅基材料制成，并且半导体器件14由III-N半导体材料制成。硅基材料可以包括硅、碳掺杂硅、碳化硅材料、硅锗材料、与氮化铝结合的硅等。III-N半导体材料包括氮化镓、铝氮化镓等。硅可以是p型导电性的、n型导电性的或本征半导体材料。同样地，III-N半导体材料可以是p型导电性的、n型导电性的或本征半导体材料。应当指出，半导体器件14的III-N材料可以生长于硅基板或某些别的基板材料上。

应当意识到，半导体器件14由III-N半导体材料制成，使得源极、漏极和栅极由III-N基板材料的若干部分形成。III-N半导体材料可以被称为III-N基板材料、基板或基板材料。III-N基板材料通过短接装置92与二极管72的阳极耦接。二极管72由硅基半导体材料制成，使得源极、漏极和栅极由硅基半导体材料的若干部分形成。硅基半导体材料可以被称为基于硅的基板材料、基板或基板材料。

根据另一种实施例，III-N半导体基板与地线耦接，即，III-N半导体基板接地。

根据另一种实施例，二极管72的阳极端子、晶体管14的栅极端子14G以及与二极管72的阳极端子连接的电阻器76的端子被耦接用于接收工作电位源V_SS。举例来说，工作电位源V_SS是地电位。

应当指出，半导体器件72和半导体器件14可以被单片集成在一起；或者半导体器件72和半导体器件14可以被单片集成在一起，并且短接装置92可以不与半导体器件72和半导体器件14单片集成在一起；或者半导体器件72、半导体器件14和短接装置92可以被单片集成在一起。

图5是根据本实用新型的另一种实施例的半导体元件90的电路原理图。半导体元件90由于被动保护部件(例如，与二极管72并联耦接的电阻器76)的添加而与半导体元件70不同，即，电阻器76具有与二极管72的阳极连接的端子R3以及与二极管72的阴极连接的端子R4。应当指出，主动保护部件是无源电路部件。与二极管72的阴极连接的电阻器76的端子R4同样与晶体管14的源极端子14S连接，并且与二极管72的阳极连接的电阻器76的端子R3同样与晶体管14的栅极端子14G连接。被动保护部件76可以被称为电流导引部件、并行部件或漏电通路电路。

根据一种实施例，二极管72的阳极端子、晶体管14的栅极端子14G、晶体管14的基板端子或体端子14B，以及与二极管72的阳极端子连接的电阻器76的端子R3被耦接用于接收工作电位源V_SS。举例来说，工作电位源V_SS是地电位。

应当指出，半导体器件72、半导体器件14和被动保护部件76可以被单片集成在一起；或者半导体器件72和半导体器件14可以被单片集成在一起，并且被动保护部件76可以不与半导体器件72和半导体器件14单片集成在一起；或者半导体器件72和被动保护部件76可以被单片集成在一起，并且半导体器件14可以不与半导体器件72和被动保护部件76单片集成在一起；或者半导体器件14和被动保护部件76可以被单片集成在一起，并且半导体器件72可以不与半导体器件14和被动保护部件76单片集成在一起。

图6是根据本实用新型的另一种实施例的半导体元件100的电路原理图。半导体元件100包含与晶体管14连接的二极管72，如同参照图4所描述的。主动保护部件102按照并联配置与二极管72连接，其中该主动保护部件102是有源电路部件。根据图6的实施例，主动保护部件102是具有阴极和阳极的齐纳二极管，其中齐纳二极管102的阴极与二极管72的阴极连接，并且齐纳二极管102的阳极与二极管72的阳极连接。齐纳二极管102的阴极同样与晶体管14的源极端子14S连接，并且齐纳二极管102的阳极同样与晶体管14的栅极端子14G连接。应当指出，半导体元件100与半导体元件90不同，因为电阻器76由齐纳二极管102代替。

根据一种实施例，二极管72的阳极端子、晶体管14的栅极端子14G以及齐纳二极管102的阳极端子被耦接用于接收工作电位源V_SS。举例来说，工作电位源V_SS是地电位。

应当指出，半导体器件72、半导体器件14和主动保护部件102可以被单片集成在一起；或者半导体器件72和半导体器件14可以被单片集成在一起，并且主动保护部件102可以不与半导体器件72和半导体器件14单片集成在一起；或者半导体器件72和主动保护部件102可以被单片集成在一起，并且半导体器件14可以不与半导体器件72和主动保护部件102单片集成在一起；或者半导体器件14和主动保护部件102可以被单片集成在一起，并且半导体器件72可以不与半导体器件14和主动保护部件102单片集成在一起。

至此，应当意识到，包含与基于硅半导体的晶体管单片集成在一起的基于化合物半导体材料的晶体管的半导体元件已经被提供。根据一种实施例，半导体元件包含III-N基半导体器件，例如，与硅基器件级联的常开的III-N耗尽型HEMT，例如，由硅基板制成的场效应晶体管或者由硅基板制成的二极管。元件被并联耦接于硅基器件的两端，用于分流响应于III-N耗尽型HEMT的栅-源电压超过其夹断电压而出现的漏电流。因而，部件，例如，电阻器16和76以及齐纳二极管62和102可以被称为分流部件、分流器件、电流旁通部件等。这些部件用作用于将III-N半导体材料电连接至硅基半导体器件的装置。并联耦接的元件控制着漏电流以及在由III-N基晶体管的源极和硅基晶体管的漏接形成的公共连接节点处的电压。并联耦接的元件可以是电阻器、二极管、晶体管等，并且可以被称为电流导引器件、电流导引部件、保护器件或保护部件。包含并联耦接的元件会提高包含与硅基器件级联的III-N基器件的且在其中III-N基器件在高压力条件下操作的半导体元件的可靠性。III-N基半导体器件的半导体材料可以与电位源连接，例如，具有短接导线的或者在硅基半导体器件为晶体管的实施例中到硅基器件的源极的或者在硅基半导体器件为二极管的实施例中到硅基半导体器件的阳极的地线。

在一个方面中，提供了一种具有至少第一及第二端子的半导体元件，包含：具有第一及第二载流端子的第一半导体器件，所述第一半导体器件由硅基材料配置；具有控制端子、第一及第二载流端子和体端子的第二半导体器件，所述第二半导体器件由III-N半导体材料配置，所述第一半导体器件的所述第一载流端子与所述第二半导体器件的所述第二载流端子耦接，所述第二半导体器件的所述控制端子与所述第一半导体器件的所述第二载流端子耦接，并且所述第二半导体器件的所述体端子与所述第一半导体器件的所述第二载流端子连接；以及具有第一及第二端子的保护元件，所述保护元件的所述第一端子与所述第一半导体器件的所述第一载流端子以及所述第二半导体器件的所述第二载流端子耦接。

根据上面描述的半导体元件的一个单独实施例，其中所述第一半导体器件是第一晶体管，所述第二半导体器件是第二晶体管，并且所述硅基半导体材料是第一导电类型的硅。

根据上面描述的半导体元件的一个单独实施例，其中所述第一半导体器件是第一晶体管，所述第二半导体器件是第二晶体管，并且所述硅基半导体材料是本征半导体材料。

根据上面描述的半导体元件的一个单独实施例，其中所述第一晶体管、所述第二晶体管和所述保护元件是单片集成的。

根据上面描述的半导体元件的一个单独实施例，其中所述保护元件是无源电路元件或有源电路元件之一。

根据上面描述的半导体元件的一个单独实施例，其中所述III-N半导体材料被配置用于接收地电位。

根据上面描述的半导体元件的一个单独实施例，其中所述III-N半导体材料与所述第一半导体器件的第二载流端子电耦接。

根据上面描述的半导体元件的一个单独实施例，其中所述保护元件是电阻器。

根据上面描述的半导体元件的一个单独实施例，其中所述保护元件是齐纳二极管。

根据上面描述的半导体元件的一个单独实施例，其中所述第一半导体器件是具有阴极和阳极的二极管，所述阴极用作所述第一载流端子并且所述阳极用作所述第二载流端子。

根据上面描述的半导体元件的一个单独实施例，其中所述第一保护电路包含具有控制电极和第一及第二载流电极的晶体管，所述栅极电极与所述第一载流电极以及配置用于接收第一工作电位源的所述第二载流电极耦接。

在一个方面中，提供了一种半导体元件，包含：由硅半导体材料形成且具有第一及第二载流端子的硅基半导体器件；由III-N半导体材料形成且具有控制端子、第一载流端子、第二载流端子和体端子的III-N基半导体器件，所述硅基半导体材料的所述第一载流端子与所述III-N基半导体器件的所述控制端子耦接，所述硅基半导体器件的所述第二载流端子与所述III-N半导体器件的所述第一载流端子耦接；以及用于将所述III-N半导体材料电连接至所述硅基半导体器件的所述第一端子的装置。

根据上面描述的半导体元件的一个单独实施例，其中所述硅基半导体器件包括具有阳极和阴极的二极管，并且所述III-N基半导体器件包括具有栅极、源极和漏极的场效应晶体管，并且其中所述二极管的所述阳极用作所述硅基半导体器件的所述第一载流端子，所述二极管的所述阴极用作所述硅基半导体器件的所述第二载流电极，所述场效应晶体管的所述源极用作所述III-N基半导体器件的所述第一载流电极，并且所述场效应晶体管的所述漏极用作所述III-N基半导体器件的所述第二载流电极。

根据上面描述的半导体元件的一个单独实施例，还包含与所述二极管的所述阴极耦接的电流旁路元件。

根据上面描述的半导体元件的一个单独实施例，其中所述电流旁路元件包括电阻器。

根据上面描述的半导体元件的一个单独实施例，其中所述电流旁路元件包括具有阴极和阳极的齐纳二极管，所述齐纳二极管的所述阴极与所述二极管的所述阴极耦接。

根据上面描述的半导体元件的一个单独实施例，其中所述硅基半导体器件包括具有栅极、源极和漏极的第一场效应晶体管，并且所述III-N基半导体器件包括具有栅极、源极、漏极和所述体端子的第二场效应晶体管，并且其中所述第一场效应晶体管的所述源极用作所述硅基半导体器件的所述第一载流端子，所述第一场效应晶体管的所述漏极用作所述硅基半导体器件的所述第二载流电极，所述第二场效应晶体管的所述源极用作所述III-N基半导体器件的所述第一载流电极，并且所述场效应晶体管的所述漏极用作所述III-N基半导体器件的所述第二载流电极。

根据上面描述的半导体元件的一个单独实施例，还包含与所述二极管的所述阴极耦接的电流旁路元件，其中所述电流旁路元件包括电阻器、齐纳二极管或二极管接法晶体管之一。

在一个方面中，提供了一种的级联配置器件，具有第一、第二及第三端子，包含：由硅材料形成的第一半导体器件，所述第一半导体器件具有至少第一及第二端子；以及由III-N半导体材料形成的第二半导体器件，所述第二半导体器件具有第一、第二、第三及第四端子，所述第一半导体器件的所述第一端子与所述第二半导体器件的所述第三端子耦接，并且所述第一半导体器件的所述第二端子与所述第二半导体器件的所述第一端子耦接，并且所述第二半导体器件的所述第四端子与所述第一半导体器件的所述第一端子耦接。

根据上面描述的器件的一个单独实施例，还包含具有第一及第二端子的分流器件，所述分流器件的所述第一端子与所述第一半导体器件的所述第二端子耦接。

尽管本文已经公开了某些优选的实施例和方法，但是本领域技术人员根据前述公开内容应当清楚，在不脱离本实用新型的精神和范围的情况下，可以对此类实施例及方法进行改动和修改。本实用新型意指应当仅受所附权利要求书以及适用法律的规则和原则所要求的范围限定。