一种半导体光电倍增器件的制作方法

本实用新型涉及光电子和微电子领域，特别是涉及一种用于光子探测的半导体光电倍增器件。

背景技术：

半导体光电倍增器是一种利用半导体雪崩倍增机制对光子进行探测的新型半导体器件。它是由多个探测单元并联排列而成的阵列式探测结构，所有的探测单元共用一个电极用作信号的输出，其探测单元由工作在盖革模式下的雪崩光电二极管串联淬灭电阻组成。当光子入射到二极管中被吸收后,便会在雪崩光电二极管的光敏区内产生电子-空穴对。由于雪崩光电二极管的光敏区内存在较高的电场，漂移的电子会通过雪崩倍增的方式在这个高电场中产生大量电子-空穴对，最终导致击穿形成大电流。与雪崩光电二极管串联的淬灭电阻位于二极管附近，它会抑制雪崩光电二极管的雪崩倍增过程并使它逐渐减弱停止。这样，探测单元便对入射光子发生响应，并最终产生出模拟脉冲信号。各探测单元产生的模拟脉冲响应信号叠加后经半导体光电倍增器的信号端输出。相比于传统的真空电子管探测技术，半导体光电倍增器具有诸多优异特性如高内部增益、单光子响应能力和高速时间响应特性，低工作电压以及绝佳的磁场兼容性和良好的机械性能，使其广泛应用于核医学、分析检测、工业监测、国土安全等国民经济的诸多领域，是未来光电探测器的发展方向，具有巨大的应用前景。

在半导体光电倍增器件的应用选型中,器件的探测效率和时间特性是两个需要特别考虑的重要性能参数。探测效率是指光子入射到光电探测器上，经光电探测器的吸收、转化和放大，并最终输出有用的电学信号的概率，通常以探测器探测得到的光子数目与入射的总光子数目之间的比值来表示，它反映了探测器对入射光子的敏感程度。对于半导体光电倍增器而言，探测效率主要与半导体材料的量子效率、发生雪崩倍增的几率以及器件的填充因子有关，可简单表示为:

PDE＝∈(λ)·P_b(V)·F.

式中，PDE为探测效率，∈(λ)为量子效率，P_b(V)表示雪崩倍增几率，F表示填充因子。其中，∈(λ)是与波长相关的物理量，P_b(V)是与工作电压相关的物理量，此二者与具体的应用环境相关。填充因子F是光电探测器探测面上的有效光敏面积与总探测面积的比值。在半导体光电倍增器中，由于各探测单元之间需要相互隔离，且淬灭电阻、金属电极、金属互连线以及其他功能性非探测单元都需要占据一定的探测面积，所以填充因子也在很大程度上决定了光电探测器的探测效率。

半导体光电倍增器的时间特性由两个时间常数来定义，即模拟脉冲信号的上升时间和恢复时间。上升时间定义为雪崩光电二极管结电容的放电时间，通常在几百皮秒至几纳秒量级；恢复时间定义为通过外部电路、淬灭电阻向雪崩光电二极管结电容充电的时间，根据雪崩光电二极管尺寸及淬灭电阻的大小不同通常在几十至几百纳秒量级。半导体光电倍增器输出的模拟脉冲的时间特性对其应用系统的符合时间分辨率有较大的影响，较长的上升时间，会导致较差的符合时间分辨率。在半导体光电倍增器的应用领域如激光测距、时间飞行正电子发射断层成像等系统中，光电信号的转换速度非常重要。而较长的上升时间和恢复时间会严重减缓光电信号的转换速度，给半导体光电倍增器在需要快速输出的应用领域带来巨大的限制。

通常，改善半导体光电倍增器的时间特性的方法是降低雪崩光电二极管的结电容，但需要对二极管的结构及掺杂进行重新的优化设计，这无疑增加了设计的成本，且存在较大的设计风险。一种可行的方案是，采用串联电容的方式来降低探测单元的总体电容，但串联的电容会占据额外的探测面积，使器件的填充因子减小，进而降低器件的探测效率。因此，设计一种简单的实现方式来改善半导体光电倍增器的时间特性，并保证其较高的探测效率，对半导体光电倍增器的发展具有重要意义。

技术实现要素：

本实用新型旨在解决以上技术问题，而提供一种新型半导体光电倍增器件，用以改善半导体光电倍增器件的时间特性，并同时保持其较高的探测效率。为实现上述目的，本实用新型提供如下技术方案：

一种半导体光电倍增器件的探测单元，其特征在于，包括：半导体衬底；位于所述半导体衬底之上的第一导电类型的半导体外延层，所述外延层靠近表面处设置有有源区，所述有源区中包含有第二导电类型的半导体区和第一导电类型的半导体欧姆接触区；所述第二导电类型的半导体区与所述第一导电类型的半导体欧姆接触区相互间隔，所述第二导电类型的半导体区与所述第一导电类型的半导体外延层构成PN结结构；所述PN结结构在器件工作时处于盖革模式；位于所述第一导电类型的半导体外延层之上的第一透明介质层，所述第一透明介质层中设置有电阻层；所述电阻层与所述第二导电类型的半导体区通过金属通孔连接，用于淬灭所述PN结结构的雪崩倍增过程；位于所述第一透明介质层之上的第二透明介质层，所述第二透明介质层中设置有第一金属层和第一透明导电极板；所述第一透明导电极板位于所述PN结结构的正上方；所述第一透明导电极板与所述第二导电类型的半导体区通过金属通孔连接；位于所述第二透明介质层之上的第三透明介质层，所述第三透明介质层中设置有第二金属层和第二透明导电极板；所述第二透明导电极板位于所述PN结结构的正上方；所述第一透明导电极板与第二透明导电极板以及二者之间的透明介质层构成透明电容；位于所述第三透明介质层之上的抗反射涂层，用于减少入射光的反射。

优选的，所述有源区中设置有第二导电类型的半导体保护环结构，所述第二导电类型的半导体保护环结构位于所述第二导电类型的半导体区的外围，并与所述第二导电类型的半导体区相接触；所述第二导电类型的半导体保护环结构的结深大于所述第二导电类型的半导体区的结深；所述第二导电类型的半导体保护环结构的掺杂浓度低于所述第二导电类型的半导体区的掺杂浓度；所述第二导电类型的半导体保护环结构与所述第一导电类型的半导体欧姆接触区相互间隔。

优选的，所述电阻层为方块电阻大于1KΩ/□的高阻多晶硅电阻层；或厚度小于100nm，方块电阻大于1KΩ/□的高阻金属薄膜电阻层。

优选的，所述第一导电极板和第二导电极板的材料为氧化铟锡、氧化锌镓、氧化铟锌、掺铝氧化锌、石墨烯、金属纳米材料、复合导电纳米材料中的一种或几种；所述第一导电极板和第二导电极板的厚度大于10nm且小于100nm，光透过率大于90％。

优选的，所述第一金属层和第二金属层均为透明导电层，其构成材料为氧化铟锡、氧化锌镓、氧化铟锌、掺铝氧化锌、石墨烯、金属纳米材料、复合导电纳米材料中的一种或几种，且所述透明导电层的厚度大于10nm且小于100nm，光透过率大于90％。

优选的，所述透明介质层的材料为二氧化硅。

优选的，所述抗反射涂层的材料为氮化硅、氮氧化硅、氮化钛中的一种或几种。

基于上述探测单元，本实用新型还提供了一种半导体光电倍增器件，包括如前所述的多个探测单元及金属焊盘，其特征在于：所述金属焊盘位于所述第三透明介质层之上，其上表面未被所述抗反射涂层覆盖，且与任一所述PN结结构在纵向上没有交叠；所述多个探测单元共用一个第一导电类型的半导体欧姆接触区，所述第一导电类型的半导体欧姆接触区通过金属通孔与第一金属焊盘相接；所述电阻层未与所述第二导电类型的半导体区相连接的一端通过第一金属层相互互连，并通过金属通孔与第二金属焊盘相接；所述第一焊盘与第二焊盘用作电源输入接口为器件提供偏置电压；所述第二透明导电极板通过第二金属层相互互连，并通过金属通孔与第三金属焊盘相接；所述第三金属焊盘用作信号的输出接口。

优选的，所述探测单元之间设置有光学隔离槽，所述光学隔离槽内填充有阻光材料。

本实用新型的有益效果是：

1.在半导体光电倍增器探测单元的光敏面上设置透明电容，可以用来降低探测单元以及器件的整体电容，从而改善半导体光电倍增器的时间特性，即减小输出信号的上升时间常数和恢复时间常数。这不仅可以提高半导体光电倍增器光电信号的转换速度，也可以提高基于半导体光电倍增器的应用系统的符合时间分辨率。

2.透明电容保证了较高的光透过率，位于探测单元正上方的额外的电容并没有使半导体光电探测器损失额外的探测面积，这保证了半导体光电探测器较高的探测效率。

附图说明

下面将结合附图及实施例对本实用新型作进一步的说明，其中：

图1是本实用新型提供的半导体雪崩倍增器件的探测单元结构示意图；

图2是本实用新型提供的带有保护环结构的半导体雪崩倍增器件的探测单元结构示意图；

图3是本实用新型提供的带有光学隔离槽的半导体雪崩倍增器件结构示意图。

图中，各标号的含义如下：10–半导体衬底；20–第一导电类型的半导体外延层；21–第二导电类型的半导体区；22–第一导电类型的半导体欧姆接触区；23–第二导电类型的半导体保护环结构；24–光学隔离槽；30–第一透明介质层；31–电阻层；40–第二透明介质层；41-第一透明导电极板；42–第一金属层；50–第三透明介质层；51–第二透明导电极板；52–第二金属层；60–抗反射涂层；61–第一金属焊盘；62–第二金属焊盘；63–第三金属焊盘；70–金属通孔。

具体实施方式

如附图1所示，本实用新型提供的一种半导体雪崩倍增器件的探测单元，包括半导体衬底10；位于所述半导体衬底10之上的第一导电类型的半导体外延层20，所述外延层靠近表面处设置有有源区，所述有源区中包含有第二导电类型的半导体区21和第一导电类型的半导体欧姆接触区22；所述第二导电类型的半导体区21与所述第一导电类型的半导体欧姆接触区22相互间隔，所述第二导电类型的半导体区21与所述第一导电类型的半导体外延层20构成PN结结构；所述PN结结构在器件工作时处于盖革模式；位于所述第一导电类型的半导体外延层20之上的第一透明介质层30，所述第一透明介质层30中设置有电阻层31；所述电阻层31与所述第二导电类型的半导体区21通过金属通孔70连接，用于淬灭所述PN结结构的雪崩倍增过程；位于所述第一透明介质层30之上的第二透明介质层40，所述第二透明介质层40中设置有第一金属层42和第一透明导电极板41；所述第一透明导电极板41位于所述PN结结构的正上方；所述第一透明导电极板41与所述第二导电类型的半导体区21通过金属通孔70连接；位于所述第二透明介质层40之上的第三透明介质层50，所述第三透明介质层50中设置有第二金属层52和第二透明导电极板51；所述第二透明导电极板51位于所述PN结结构的正上方；所述第一透明导电极板41与第二透明导电极板51以及二者之间的透明介质层构成透明电容；位于所述第三透明介质层50之上的抗反射涂层60，用于减少入射光的反射。

本实施例是通过采用外加电容的方式来减小探测单元的总体电容的。由于引入的电容为透明电容，保证了入射光具有较高的透射率，因而不会降低入射光的入射损失；同时，由于该透明电容位于探测单元的正上方，并没有占据额外的探测面积，因而不会减小半导体雪崩光电探测器的填充因子。上述两方面的原因保证了本实用新型所提出的半导体雪崩光电探测器可以在改善器件时间性能的前提下而不损失其高探测效率。

如附图2所示，为了进一步优化半导体光电倍增器的性能参数，本实用新型还提供了一种带有保护环结构的探测单元。具体设置为：所述有源区中设置有第二导电类型的半导体保护环结构23，所述第二导电类型的半导体保护环结构23位于所述第二导电类型的半导体区21的外围，并与所述第二导电类型的半导体区21相接触；所述第二导电类型的半导体保护环结构23的结深大于所述第二导电类型的半导体区21的结深；所述第二导电类型的半导体保护环结构23的掺杂浓度低于所述第二导电类型的半导体区21的掺杂浓度；所述第二导电类型的半导体保护环结构23与所述第一导电类型的半导体欧姆接触区22相互间隔。所设置的第二导电类型的半导体保护环结构23可以使探测单元的PN结结构的体内电场分布更加均匀，均匀的电场分布也可在一定程度上改善探测器的时间特性。

在半导体光电倍增器件中，淬灭电阻的阻值通常在几KΩ到几MΩ之间。高阻值的电阻需要较长的电阻长度，而电阻作为功能性非探测结构会占据一定的探测面积，这会降低器件的填充因子。因此淬灭电阻所占据的面积越小越好。基于此，在本实用新型中，所述电阻层31设置为方块电阻大于1KΩ/□的高阻多晶硅电阻层；或设置为厚度小于100nm，方块电阻大于1KΩ/□的高阻金属薄膜电阻层。

对于本实用新型中的透明电容，所述第一导电极板41和第二导电极板51的材料为氧化铟锡、氧化锌镓、氧化铟锌、掺铝氧化锌、石墨烯、金属纳米材料、复合导电纳米材料中的一种或几种；所述第一导电极板41和第二导电极板51的厚度大于10nm且小于100nm，光透过率大于90％。

为进一步降低入射光的光损失，所述第一金属层42和第二金属层52均为透明导电层，其构成材料为氧化铟锡、氧化锌镓、氧化铟锌、掺铝氧化锌、石墨烯、金属纳米材料、复合导电纳米材料中的一种或几种，且所述透明导电层的厚度大于10nm且小于100nm，光透过率大于90％；所述透明介质层30、40和50的材料为二氧化硅。

进一步的，所述抗反射涂层的材料为氮化硅、氮氧化硅、氮化钛中的一种或几种，用于保证探测器对光具有较高的吸收率。

如附图3所示，本实用新型还公开了一种半导体光电倍增器件，包括如前所述的多个探测单元及金属焊盘61、62和63，其特征在于：所述金属焊盘61、62和63均位于所述第三透明介质层50之上，其上表面未被所述抗反射涂层60覆盖，且与任一所述PN结结构在纵向上没有交叠；所述多个探测单元共用一个第一导电类型的半导体欧姆接触区22，所述第一导电类型的半导体欧姆接触区22通过金属通孔70与第一金属焊盘61相接；所述电阻层31未与所述第二导电类型的半导体区21相连接的一端通过第一金属层42相互互连，并通过金属通孔70与第二金属62焊盘相接；所述第一焊盘61与第二焊盘62用作电源输入接口为器件提供偏置电压；所述第二透明导电极板51通过第二金属层52相互互连，并通过金属通孔70与第三金属焊盘63相接；所述第三金属焊盘63用作信号的输出接口。

为降低半导体光电倍增器件的光学串扰，进一步提高其性能，所述探测单元之间设置有光学隔离槽24，所述光学隔离槽24内填充有阻光材料。

上述实施例是为便于该技术领域的普通技术人员能够理解和使用本实用新型而描述的。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本实用新型不限于上述实施例，本领域技术人员根据本实用新型的揭示，不脱离本实用新型范畴所做出的改进和修改都应该在本实用新型的保护范围之内。