本实用新型涉及一种封装结构，特别涉及一种集成电路封装结构。
背景技术：
由于集成电路的组件已微缩化至纳米尺寸，很容易受到静电放电的冲击而损伤，再加上一些电子产品，如笔记本电脑或手机亦作的比以前更加轻薄短小，对ESD冲击的承受能力更为降低。对于这些电子产品，若没有利用适当的ESD保护装置来进行保护，则电子产品很容易受到ESD的冲击，而造成电子产品发生系统重新启动，甚至硬件受到伤害而无法复原的问题。目前，所有的电子产品都被要求能通过IEC61000-4-2标准（IEC61000-4-2 标准是国际电工委员会所颁布的一个基础性标准，适合于各种电气与电子设备作电磁兼容性的测试）的ESD测试需求。现在市场上还没有一种能够缓冲ESD冲击的集成电路封装结构，不能满足要求。
技术实现要素：
本实用新型的目的就在于提供一种设计合理，成本较低，操作方便的集成电路封装结构。
为了实现上述目的，本实用新型采用的技术方案是这样的：本实用新型的集成电路封装结构，包括基板和集成电路芯片，还包括安装板和屏蔽罩，屏蔽罩罩在安装板上形成一密封空间，所述基板和集成电路芯片之间设置有瞬时电压抑制芯片，瞬时电压抑制芯片通过导电栓与基板和集成电路芯片电连接，所述基板、瞬时电压抑制芯片和集成电路芯片设置在密封空间内，屏蔽罩顶面设置有通道，通道内设置有附接元件，附接元件与集成电路芯片电连接，屏蔽罩侧面设置有引线框，引线框上设置有焊垫，引线框通过焊垫与集成电路芯片之间设置有接合线。
作为优选，所述屏蔽罩内设置有填充物。
作为优选，所述导电栓两端分别设置有导电凸块，导电栓通过导电凸块与基板和集成电路芯片电连接。
与现有技术相比，本实用新型的优点在于：本实用新型设计合理，成本较低，基板和集成电路芯片之间设置瞬时电压抑制芯片，瞬时电压抑制芯片与不具有静电放电保护设计的集成电路芯片互相独立，所以可以轻易调整瞬时电压抑制芯片的电特性，可降低制作成本；此外，通过导电栓，瞬时电压抑制芯片与集成电路芯片可以互相电性连接，以避免焊线电感的形成；屏蔽罩上设置带附接元件的通道，便于连接其它元件；屏蔽罩上还设置引线框，可连接至其它印刷电路板上的电子电路；使用方便；屏蔽罩内设置填充物，进一步屏蔽静电。
附图说明
图1为本实用新型的结构示意图。
具体实施方式
下面将结合附图对本实用新型作进一步说明。
参见图1，本实用新型的集成电路封装结构，包括基板1和集成电路芯片2，还包括安装板3和屏蔽罩4，屏蔽罩4罩在安装板3上形成一密封空间，所述基板1和集成电路芯片2之间设置有瞬时电压抑制芯片5，瞬时电压抑制芯片5通过导电栓6与基板1和集成电路芯片2电连接，所述基板1、瞬时电压抑制芯片5和集成电路芯片2设置在密封空间内，屏蔽罩4顶面设置有通道11，通道11内设置有附接元件10，附接元件10与集成电路芯片2电连接，屏蔽罩4侧面设置有引线框7，引线框7上设置有焊垫8，引线框7通过焊垫8与集成电路芯片2之间设置有接合线9，所述屏蔽罩4内设置有填充物，所述导电栓6两端分别设置有导电凸块12，导电栓6通过导电凸块12与基板1和集成电路芯片2电连接。
基板1和集成电路芯片2之间设置瞬时电压抑制芯片5，瞬时电压抑制芯片5与不具有静电放电保护设计的集成电路芯片2互相独立，所以可以轻易调整瞬时电压抑制芯片5的电特性，可降低制作成本；此外，通过导电栓6，瞬时电压抑制芯片5与集成电路芯片2可以互相电性连接，以避免焊线电感的形成；屏蔽罩4上设置带附接元件10的通道11，便于连接其它元件；屏蔽罩4上还设置引线框7，可连接至其它印刷电路板上的电子电路；使用方便；屏蔽罩4内设置填充物，进一步屏蔽静电。本实用新型设计合理，成本较低，操作方便，适合推广使用。