高压BCD器件的制作方法

本发明涉及半导体制造领域，特别是指一种高压BCD器件。

背景技术：

图1所示是高压BCD NMOS器件的示意图。为了提高击穿电压业界通常采用带PTOP层的resurf结构。PTOP层为一P型注入层，注入区域通过光刻来定义。因为电流是在N型漂移区内流动，P型的PTOP通常位于场氧下的漂移区中。由于PTOP是P型的，所以电流只能在PTOP上面和下面的N性漂移区中流动，这样PTOP的存在会增加漂移区的电阻导致导通电阻上升。图2是图1的俯视图，从图2中可以看出，PTOP层是整块一体的，它的电位由底端的pad区通过P阱PW和N+接入。

为了降低漂移区的电阻，业界也有尝试采用栅状的PTOP层结构，如图3所示。这个结构下电流不仅仅可以经PTOP层的上面和下面的漂移区流动，而且还可以在各条状的PTOP层之间的N型区中流动，达到减小了漂移区电阻的目的。但也如图3所示的，由于PTOP层各条是相互隔离的，所以原来的单个pad无法将所有PTOP栅条接地。因为没有接地的PTOP在充电后电荷的释放较慢，影响器件的开关速度。

为了实现各栅型PTOP之间的连接，实现所有PTOP条的接地，提高电荷释放速度，可以按图4将PTOP注入区在垂直于PTOP层的方向同时注入一条PTOP层，这样各横向的PTOP栅条就可以实现电相连，通过底部的pad实现接地。这结构虽然相对图2的整块PTOP层，可以降低N型漂移区的电阻，同时实现接地，提高电荷释放速度，但由于用于互联的区域在同一条直线上，各栅条PTOP层间的用于互连的区域会互相影响，使电阻上升，无法最大限度地降低电阻。

技术实现要素：

本发明所要解决的技术问题是提供一种高压BCD器件结构，具有较低的漂移区电阻，同时实现PTOP层接地，提高电荷释放速度。

为解决上述问题，本发明所述的高压BCD器件，在衬底中具有N型深阱，N型深阱中具有P阱，源区位于P阱中，源区及漏区之间的衬底表面具有场氧，靠P阱的一侧场氧上及靠P阱的衬底上具有多晶硅栅极，所述场氧下的衬底中，还具有P型注入层，其特征在于：所述P型注入层为多个平行的条状，且平行于沟道方向，所述各平行条状的P型注入层之间通过与之垂直的P型连接区域相连接，且连接区域互相错开，相邻的连接区域不在同一直线上，P型连接区域将各条状P型注入层电性连接在一起，通过接触孔接地。

进一步地，所述的P型注入层的P型连接区域，与P型注入层采用同一掩膜版同时注入形成。

进一步地，所述的P型连接区域的位置为规律性分布，或者随机分布。

进一步地，所述的P型连接区域，相邻的P型连接区域之间的错开距离大于5微米，P型连接区域的宽度为5～20微米。

本发明所述的高压BCD器件结构，改变PTOP层连接区的形态，使接近Source和Drain两端的用于互联的P型连接区域交错分布，这样各条形PTOP层可以通过底部的pad实现接地，使电荷可以迅速释放，同时将PTOP层对N型漂移区的电阻影响大幅降低。因为用于连接的小区域是交替分布在两端，所以各用于连接的小区域相互影响被降低，漂移区的电阻可以进一步降低。

附图说明

图1是高压BCD器件的剖面结构图。

图2是高压BCD器件的PTOP层俯视图。

图3是高压BCD器件的一种PTOP层俯视图。

图4是高压BCD器件的另一种PTOP层俯视图。

图5是本发明一实施例高压BCD器件的PTOP层俯视图。

图6是本发明另一实施例高压BCD器件的PTOP层俯视图。

具体实施方式

本发明所述的高压BCD器件，其剖面图与图1所示无异，是在衬底中具有N型深阱，N型深阱中具有P阱，源区位于P阱中，源区及漏区之间的衬底表面具有场氧，靠P阱的一侧场氧上及靠P阱的衬底上具有多晶硅栅极，所述场氧下的衬底中，还具有P型注入层。所述P型注入层如图5所示，为多个平行的条状，且平行于沟道方向，所述各平行条状的P型注入层之间通过与之垂直的P型连接区域相连接，且连接区域互相错开，相邻的连接区域不在同一直线上，P型连接区域将各条状P型注入层电性连接在一起，通过接触孔接地。所述的P型注入层的P型连接区域，与P型注入层采用同一掩膜版同时注入形成。

如图5所示，所述的P型连接区域，相邻的P型连接区域之间的错开距离L大于5微米，P型连接区域的宽度W为5～20微米。

所述的P型连接区域的位置为规律性分布，或者随机分布。如图6所示，是基于上述本发明技术思想的的另一实施例，P型连接区域可以在PTOP层任意分布，将各条形PTOP层电性连接，通过接触孔接地。只需遵守上述的错开距离L大于5微米，宽度W范围在5～20微米内即可。

以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。