本发明涉及一种半导体元件与其制作方法，特别涉及一种减缓行锤击(rowhammer)效应的半导体元件和其制作方法。
背景技术：
一般而言，随机动态存取存储器(dynamicrandomaccessmemory，dram)的单元由一个晶体管以及一个电容所构成，并通过其中的电容来存储电荷，进而记录所欲数据。随着应用的增加，dram的尺寸需要不断微缩，以提升dram的积极度、加快元件的操作速度、提高dram的容量以及符合消费者对于小型化电子装置的需求。
随着存储器的尺寸越来越小，作为栅极的字符线密度越来越高，进而导致行锤击(rowhammer)的问题。也就是说，由于硅基底与氧化层之间有缺陷，会捕捉电荷，因此在对存储器重复进行读写的动作时，这些电荷容易产生漏电流，并跨越相邻字符线，造成单元数据错误的问题。特别是邻近位于隔离结构中的字符线的主动区与隔离结构之间的缺陷因邻近存储节点使得电荷更容易累积，进而在进行重复读写的动作时跨越相邻字符线而流入位线，造成数据错误。
技术实现要素：
本发明的目的之一在于提供一种半导体元件与其制作方法，以避免行锤击的问题发生，进而降低数据错误。
本发明的一实施例提出一种半导体元件，包括基底、两第一掺杂区、字符线结构以及两源极/漏极区。基底包括主动区、隔离结构以及字符线沟槽，其中隔离结构围绕主动区，字符线沟槽贯穿主动区，且主动区具有第一导电类型，与第二导电类型互补。第一掺杂区分别设置于字符线沟槽两侧的主动区中，其中各第一掺杂区与字符线沟槽的底面位于同一水平面，且各第一掺杂区包括第一导电类型的掺质或本征半导体掺质。字符线结构设置于字符线沟槽中。源极/漏极区分别设置于字符线沟槽两侧的第一掺杂区上的主动区中，其中源极/漏极区具有第二导电类型。
本发明的另一实施例提出一种半导体元件的制作方法。首先，提供基底，其中基底包括主动区以及隔离结构，隔离结构围绕主动区，且主动区具有第一导电类型。然后，在基底上形成字符线沟槽，贯穿主动区。接着，在字符线沟槽两侧的主动区中分别形成两第一掺杂区，其中各第一掺杂区与字符线沟槽的底面位于同一水平面，且各第一掺杂区包括第一导电类型的掺质或本征半导体掺质。
在本发明的半导体元件中，通过于各源极/漏极区下方的主动区中形成包括第一导电类型的掺质或本征半导体掺质的第一掺杂区可降低第二导电类型载流子通过第一掺杂区的能力，进而可减低局限在主动区与隔离结构之间缺陷中的第二导电类型载流子流入位线或其他存储节点，以避免行锤击效应发生。
附图说明
图1至图6为本发明第一实施例的制作半导体元件的方法示意图；
图7为本发明第二实施例的制作半导体元件的方法示意图。
主要元件符号说明
100、100’半导体元件102基底
104隔离结构106第三掺杂区
108保护层110第一掺杂区
112第二掺杂区ar主动区
b1第一底面b2第二底面
d1、d2方向sd源极/漏极区
wlt字符线沟槽wls字符线结构
in绝缘层wl字符线
cl盖层z垂直投影方向
具体实施方式
请参考图1至图6，其为本发明第一实施例的制作半导体元件的方法示意图，其中图2为图1沿着剖线a-a’的剖视示意图，图4为图2沿着剖线b-b’的剖视示意图。首先，如图1所示，提供基底。在本实施例中，基底102可包括一个或多个主动区(activeregion)ar，彼此平行设置，且可分别为沿着方向d1延伸的条状结构。具体而言，半导体元件100可包括隔离结构104，设置于基底102中，环绕各主动区ar，以定义出主动区ar并电性绝缘各主动区ar。隔离结构104的上表面可与基底102的上表面位于同一平面。以形成n型金属氧化物半导体(nmos)晶体管为例，主动区ar可具有第一导电类型，例如p型，且在形成隔离结构104之前或之后，主动区ar的掺杂浓度可调整为作为所欲形成晶体管的通道区的掺杂浓度。在本实施例中，在调整完主动区ar的掺杂浓度之后，各主动区ar可选择性形成有一第三掺杂区106于其顶部。第三掺杂区106具有第二导电类型，例如n型，但不限于此。在另一实施例中，若形成p型金属氧化物半导体(pmos)晶体管，第一导电类型与第二导电类型也可分别为n型与p型。此外，基底可包含硅基底、含硅基底、三五族覆硅基底(例如gan-on-silicon)、石墨烯覆硅基底(graphene-on-silicon)或硅覆绝缘(silicon-on-insulator，soi)基底等半导体基底。
然后，如图3与图4所示，在基底102上形成一个或多个字符线沟槽wlt，贯穿各主动区ar以及隔离结构104，使得各主动区ar中的第三掺杂区106可被字符线沟槽wlt分隔为两源极/漏极区sd。具体而言，可先于基底102与隔离结构104上形成覆盖保护层108，例如氧化硅，然后进行光刻制作工艺，形成光致抗蚀剂图案，以暴露出字符线沟槽wlt的位置，接着通过蚀刻制作工艺，蚀刻保护层108与基底102，以于基底102上形成多条彼此平行的字符线沟槽wlt，其中字符线沟槽wlt分别沿着方向d2延伸设置，且字符线沟槽wlt的深度小于隔离结构104的深度。各主动区ar可被两相邻的字符线沟槽wlt穿越，且第三掺杂区106的深度小于字符线沟槽wlt的深度，使得各主动区ar的第三掺杂区106可被字符线沟槽wlt分隔为三个具有第二导电类型的源极/漏极区sd。在本实施例中，隔离结构104可由氧化物所构成，因此由于蚀刻制作工艺对氧化物的蚀刻速率较硅快，因此位于隔离结构104中的字符线沟槽wlt可较位于主动区ar中的字符线沟槽wlt深，换句话说各字符线沟槽wlt可具有第一底面b1位于隔离结构104中以及第二底面b2位于主动区ar中。例如位于隔离结构104中的字符线沟槽wlt的第一底面b1与主动区ar的上表面的间距约为1800埃，而位于主动区ar中的字符线沟槽wlt的第二底面b2与主动区ar的上表面的间距约为1500埃，但本发明不以此为限。
接着，如图5所示，在各字符线沟槽wlt两侧的主动区ar中分别形成一第一掺杂区110，且第一掺杂区110可与第一底面b1位于同一水平面、与第二底面b2位于同一水平面或位于第一底面b1的水平面与第二底面b2的水平面之间，较佳可与第二底面b2位于同一水平面。文中“水平面”是被定义为平行于基底的主要表面，而不管其方向的平面。具体而言，以第一掺杂区110与第二底面b2位于同一水平面为例，进行具有一定布植能量的离子植入制作工艺，使掺质可穿越保护层108与部分主动区ar，以于与字符线沟槽wlt的第二底面b2位于同一水平面的主动区ar中植入掺质。例如于距离主动区ar上表面约1500埃的主动区ar中植入掺质。离子植入制作工艺的能量可例如为约550至600kev，且植入浓度可例如为约8e12cm-2。然后，进行退火制作工艺，以形成第一掺杂区110。第一掺杂区110位于与第二底面b2位于同一水平面的主动区ar中，因此各第一掺杂区110分别位于源极/漏极区sd下方。并且，由于退火制作工艺的时间短，例如约30秒，因此各第一掺杂区110不会扩散到与位于各第一掺杂区110上的源极/漏极区sd相接触，且各第一掺杂区110的形成不会大幅影响晶体管通道区的运作。退火制作工艺的温度可例如为约1050℃。
在本实施例中，掺质并非第二导电类型，使得各第一掺杂区110中与第一导电类型互补的第二导电类型的载流子浓度可小于主动区ar中的第二导电类型的载流子浓度，由此降低第二导电类型载流子通过第一掺杂区110的能力。举例而言，掺质可为第一导电类型，当第一导电类型为p型时，掺质可例如为硼、铝、镓或铟。当第一导电类型为n型时，掺质可例如为磷、砷或锑。由于各第一掺杂区110包括第一导电类型的掺质，因此各第一掺杂区110的掺杂浓度可大于主动区ar的掺杂浓度。在另一实施例中，各第一掺杂区110所包括的掺质也可为本征半导体掺质，例如碳、硅或锗。尽管通过本征半导体掺质所形成的第一掺杂区110的第一导电类型的掺杂浓度会小于主动区ar的第一导电类型的掺杂浓度，但也可降低第二导电类型载流子通过第一掺杂区110的能力。
在形成第一掺杂区110时，字符线沟槽wlt并未填入任何材料，因此在形成第一掺杂区110时，此离子布植制作工艺也会同时于各字符线沟槽wlt下的基底102中分别形成一第二掺杂区112，使得对应同一主动区ar的第一掺杂区110与第二掺杂区112于垂直投影方向z上所形成的大小与主动区ar的大小相同，其中垂直投影方向z定义为垂直如前定义的水平面。由于第一掺杂区110与第二掺杂区112由同一离子植入制作工艺与退火制作工艺形成，因此各第二掺杂区112与各第一掺杂区110包括相同的第一导电类型掺质，且第二掺杂区112与字符线沟槽wlt第二底面b2的间距可约略与第一掺杂区110与保护层108的上表面的间距相同。举例而言，隔离结构104的底面的水平面可介于第二掺杂区112与第一掺杂区110之间。在另一实施例中，各第二掺杂区112也可包括本征半导体掺质。
接下来，如图6所示，在各字符线沟槽wlt中分别形成一字符线结构wls，以完成本实施例的半导体元件100。具体而言，各字符线结构wls可包括一绝缘层in、一字符线wl以及一盖层cl，绝缘层in设置于字符线wl与基底102之间，用以作为栅极绝缘层，且盖层cl设置于字符线wl上，用以保护字符线wl。本领域技术人员应知形成字符线结构wls之后还可于基底102上形成位线以及电容器等结构，以形成具有随机动态存取存储器的半导体元件100，因此在此不多赘述。
值得说明的是，在本实施例的半导体元件100中，通过于各源极/漏极区sd下方的主动区ar中形成包括非第二导电类型掺质的第一掺杂区100可使各第一掺杂区110中第二导电类型的载流子浓度小于主动区ar中第二导电类型的载流子浓度，由此可降低第二导电类型载流子通过第一掺杂区110的能力，进而可减低局限在主动区ar与隔离结构104之间缺陷中的第二导电类型载流子流入位线或其他存储节点，以减缓行锤击效应发生。
在另一实施例中，在形成字符线沟槽wlt之前，各主动区ar也可未形成有第三掺杂区，因此源极/漏极区sd在形成字符线结构wls之前尚未形成，而是在形成字符线结构wls之后，再通过另一离子植入制作工艺与退火制作工艺，在字符线沟槽wlt两侧的第一掺杂区110上的主动区ar中分别形成一源极/漏极区sd。
本发明的半导体元件与其制作方法并不以上述实施例为限。下文将继续揭示本发明的其它实施例，然为了简化说明并突显各实施例或变化型之间的差异，下文中使用相同标号标注相同元件，并不再对重复部分作赘述。
请参考图7，且一并参考图1至图4。图7为本发明第二实施例的制作半导体元件的方法示意图。本实施例的方法与第一实施例的差异在于第一掺杂区110是在形成字符线结构wls之后才形成，因此本实施例的半导体元件100’并不具有第二掺杂区。具体而言，本实施例形成字符线沟槽wlt的步骤与其之前的步骤与第一实施例相同，如图1至图4所示，因此在此不多赘述。然后，如图7所示，在字符线沟槽wlt中形成字符线结构wls。接着，进行离子植入制作工艺与退火制作工艺，以于与第一底面b1位于同一水平面、与第二底面b2位于同一水平面或第一底面b1的水平面与第二底面b2的水平面之间的主动区ar中形成第一掺杂区110，进而形成本实施例的半导体元件100’。由于所形成的字符线结构wls中的盖层cl可由阻挡离子的材料所形成，例如氮化硅，因此基底102中并不会形成第二掺杂区，且盖层cl可有效避免形成第一掺杂区110的掺质影响字符线wl的电性。本实施例形成源极/漏极区sd的步骤也可适用第一实施例的方法通过字符线沟槽wlt将第三掺杂区106分隔而形成，或者也可于形成字符线结构wls之后形成。当源极/漏极区sd形成于字符线结构wls之后时，源极/漏极区sd可形成于第一掺杂区110之前或之后。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。