一种N+PN‑PN+型正反向过压保护硅二极管及其硅芯和制造方法与流程

本发明涉及半导体器件的制造，尤其涉及一种N⁺PN^-PN⁺型正反向过压保护硅二极管及其制造方法。

背景技术：

众所周知，采用正、负电源内部供电的电子电路工作期间，无论是来自正向或者反向的异常过高电压，都会对电路产生干扰，极端严重时甚至毁伤电路，为此必须对电路采取有效的预防保护措施，其中最为简便的保护装置便是在电路需要加以过压保护的节点与地电位之间接上一个正反向过压保护分立器件，其中之一便是双向硅二极管，其器件结构如图1所示。此双向硅二极管起正反向过压保护作用的功能表现为：当电路处于正常工作状态时，双向二极管截止闲置，仅当外界异常过高正反向电压突袭电路的瞬间，启动自身对过压的保护功能，及时将外来过高电压强制性降至常态低电位，以此确保电子电路的安全。

如何制造正反向保护硅二极管呢？传统的常规半导体平面工艺制造电子电路正反向过压保护硅二极管或类似的二重PN结硅器件，往往是采用前后分开在原始硅片中多次掺入P型和N型半导体杂质的方法，同时还必须在中间过程穿插进二氧化硅生长、光刻开窗口等工艺步骤，才能获得多重PN结的器件结构。

众所周知，制造半导体器件所采用的工艺越是复杂，产品的制造成本越为昂贵。若是对于只是单方面追求优良性能指标而不计成本的高精尖电子产品来说，选用复杂化工艺亦未尝不可，但是对于普通工业和民用领域广泛应用的低附加值电子产品而论，时至今日，若不立足于改革结构和工艺，追求低生产成本和提升产品品质，则难以拥有生存和发展空间。

技术实现要素：

本发明的目的是提供一种N⁺PN^-PN⁺型正反向过压保护硅二极管及其硅芯和制造方法。本发明打破半导体业界历来遵循的“为防止杂质交叉污染，在硅的同一表面上，一次只能进行一种导电类型(P型，或是N型)半导体杂质的预沉积扩散”之传统观念，在积累了多年生产经验的基础上，提出将P型和N型这两种相反导电类型的半导体杂质，同步预沉积扩散到N^-型原始硅片的正面和反面中，一次性直接制取N⁺PN^-PN⁺型四重PN结的器件结构，其器件内部的对称双二端器件等效结构和硅内的杂质分布情形参见图1、图2。

本发明所采用的具体技术方案如下：

一种N⁺PN^-PN⁺型正反向过压保护硅二极管硅芯，由上到下分别为N⁺型杂质扩散层、P型杂质扩散层、N^-型原始硅单晶层、P型杂质扩散层、N⁺型杂质扩散层；除N^-型原始硅单晶层以外的其他四层杂质扩散区，均为P型和N型两种半导体杂质在原始硅片的正、反两面上同步预沉积扩散获得。硅芯侧面为开放PN结台面；开放PN结台面由酸性或碱性化学腐蚀获得。

作为优选，其内部以N^-本征层为中心镜像对称的N⁺PN^-P型二端器件结构，顶层和底层两个N⁺型杂质扩散层连接硅二极管的两个输出端，二极管输出端不分正、负极性。

一种N⁺PN^-PN⁺型正反向过压保护硅二极管，其硅芯采用上述任一方案所述的二极管硅芯。

一种N⁺PN^-PN⁺型正反向过压保护硅二极管的制备方法，它的步骤如下：

1)在N^-型硅单晶片的正、反两表面同步扩散入P型半导体杂质铝和N⁺型半导体杂质磷，形成P型扩散区在前、N⁺型扩散区在后的四个杂质扩散区，得到N⁺PN^-PN⁺型四重PN结硅芯扩散片；铝、磷扩散时间为20～25小时，扩散温度为1255℃～1260℃，铝杂质表面浓度为10¹⁹～2×10¹⁹个原子/cm³，磷杂质表面浓度为5×10²⁰～10²¹个原子/cm³，N型硅单晶片的厚度为200～220um，电阻率为0.05～0.1Ω·cm；

2)在N⁺PN^-PN⁺型硅扩散片的正、反两表面镀上镍层；

3)将N⁺PN^-PN⁺型硅扩散片锯切成低压硅二极管芯片；

4)将低压硅二极管芯片与封装底座焊接，台面钝化、压模成型，封装成低压硅二极管。

作为优选，所述的步骤1)中的四个杂质扩散区自上到下分别为N⁺型、P型、P型、N⁺型，均为P型半导体杂质铝和N⁺型半导体杂质磷同步扩散形成，P⁺型杂质铝(优选硝酸铝)和N⁺型杂质磷(优选三氯氧磷，五氧化二磷)均属于液态化合物源。

作为优选，所述的步骤1)中的N⁺PN^-PN⁺型四重PN结，由下到上分别为N⁺P结、PN^-结、N^-P结和PN⁺结。

作为优选，所述的步骤1)中的硅芯侧面为四重开放PN结台面，该台面由酸性或碱性化学腐蚀获得。

作为优选，硅二极管的内部为以N^-本征层为中心镜像对称的N⁺PN^-P型二端器件结构，对电子电路起着正向过压和反向过压安全保护作用。

作为优选，P⁺型杂质铝优选为硝酸铝。

作为优选，N+型杂质磷优选为三氯氧磷或五氧化二磷。

本发明方法的P型和N型杂质同步预沉积扩散的工艺装置参见图3，P型和N型杂质皆为液态化合物源，由N₂和O₂携带至硅片表面进行预沉积扩散。

本发明方法制造正反过压保护硅二极管的主要工艺流程为：N-型硅研磨片→P型和N型杂质同步预沉积扩散→硅扩散片表面化学镀镍→硅芯片划刻→PN结台面腐蚀钝化→压模封装成管。

下面详细描述一下本发明的原理：

在对本发明方法的原理作进一步阐述之前，对于什么是半导体导电类型作一个简略介绍。所谓P型导电，是指半导体中存在着一种称之为“空穴”的单位正电荷，空穴顺着电场方向运动时，起着正向导电作用，在半导体中流过正向电流。由空穴占导电优势的区域称为P型区；所谓N型导电，是指半导体中存在着一种称之为“自由电子”的单位负电荷，自由电子逆着电场方向运动时起着负向导电作用，在半导体中流过反向电流，由自由电子占导电优势的区域称为N型区。

在半导体中，当一个空穴与一个自由电子相遇时，两者将一起消失，此即为相反导电类型的半导体杂质之间所发生的补偿现象。

其次，说明什么是PN结。在半导体中，若存在着P型区和N型区两者在原子结构层面上的紧密结合部，在外加电压作用下，具备正向导通电流，反向阻断电流的功能。当反向电压高过一定值时，发生反向电流剧增的雪崩击穿现象，这样的半导体结构就称为PN结。

本发明方法之所以能获得实际应用，其一是基于各种杂质元素在半导体中皆具有原子固溶度的特性；其二则得益于每种杂质在半导体中顺沿各自的原子浓度梯度方向的扩散运动皆保持其独立性，互不相干。于是自然形成扩散速率快的杂质分布在前，扩散速率慢的杂质分布于后的结果，并由此获得PN结。

以下举本发明制造正、反向过压保护硅二极管的实例作以说明：我们选用了化学元素周期表中Ⅲ族元素铝作为P型杂质源，Ⅴ族元素磷作为N型杂质源，选用的半导体基片材料是轻掺杂的N^-型硅单晶。据原子结构理论和有关半导体杂质在硅中的扩散运动规律研究得知，在上千摄氏度的高温条件下，铝在硅中的原子扩散速率比磷在硅中的原子扩散速率大数倍(磷扩散速率<10^-11cm²/s，铝扩散速率>10^-11cm²/s)，因此领先扩散进入硅片纵深处的是铝，同时采取的工艺方案使铝扩散区里的P型掺杂浓度高于原始硅单晶的N^-型掺杂浓度。结果，由原子核外最外层以围绕8个电子为稳定状态之原理以及有关电子共有化运动理论得知，每扩散入Ⅳ族元素硅中的一个铝原子将产生一个“空穴”，而原先掺入N^-型硅单晶中的每一个N型杂质(Ⅴ族元素的磷、砷、锑等)原子则产生一个“自由电子”，在本例中铝扩散区中产生的空穴数量要比N^-型硅单晶里的自由电子多出一、二个数量级，于是原有的自由电子尽数被空穴俘获而彻底消失，因此整个区成为空穴所主导的P型区，此P型区与N^-本征区在硅内部形成PN^-结。

下面再来看接近硅片表面的扩散区的情形如何？接近硅片表面的是铝和磷两种杂质扩散区域，据有关半导体杂质在硅中的扩散研究结果可知，在本发明所适用的杂质扩散温度范围内，磷在硅中的原子固溶度比铝在硅中的原子固溶度高出数十倍(磷固溶度为10²¹个原子/cm³，铝固溶度为2*10¹⁹个原子/cm³)，因而占绝对多数的自由电子轻而易举地填满所有空穴之“空位”，整个区域成为自由电子起主导的N⁺型区，此N⁺型区与相邻的P型区一起形成P N⁺结。

本发明制造的硅二极管用作电子电路正反向过压保护的机理如下：参见图1，图中的N⁺PN^-PN⁺型结构等效为正、反向互为对称的两个N⁺PN^-P型二端子器件，因为无论从硅片的正面去看，或者从反面去看，都是一个彼此相仿而又相互保持独立的N⁺PN^-P型二端器件。作进一步剖析可知，图1的每一个二端子器件内部又都包含着NPN型和PNP型两个内联晶体三极管，参见图4。为此，在电子电路工作时，无论是正向或负向过电压强加于硅二极管的任一个输入端，对应都有一个二端子器件独力承受该外来异常过电压。确切地说，在其内部又必定有一个晶体三极管因集电结过压反偏而随即发生雪崩击穿，继而引发其内联双晶体管的电流放大之倍增效应，整个保护器件迅速进入饱和电流导通状态，从而将外来过电压作用端头的电位强行降至安全低电平。当外来突袭之过电压消失后，保护硅二极管即复位到初始待命常态。

本发明方法制造的正反向过压保护硅二极管具有起保护作用的响应速度快，处于保护的电位电平低，受保护电路的工作安全系数大的特点。

附图说明

图1为N⁺PN^-PN⁺型正反向过压保护硅二极管硅内杂质分布图；

图2为N⁺PN^-PN⁺型正反向过压保护硅二极管内部对称双二端器件等效结构图；图3为P型和N型两种异型导电杂质同步预沉积扩散工艺装置示意图；

图4为PN^-PN⁺型二端器件内联双晶体管等效结构图。

具体实施方式

本发明的在硅单晶中同步扩散入P+型和N⁺型半导体杂质，一次性制造N⁺PN^-PN⁺型硅芯的方法，解决了生产硅二极管工艺成本高的问题，克服当前普通多层PN结硅二极管制造技术方面存在之不足。

N⁺PN^-PN⁺型正反向过压保护硅二极管硅芯，由上到下分别为N⁺型杂质扩散层、P型杂质扩散层、N^-型原始硅单晶层、P型杂质扩散层、N⁺型杂质扩散层；除N^-型原始硅单晶层以外的其他四层杂质扩散区，均为P型和N型两种半导体杂质在原始硅片的正、反两面上同步预沉积扩散获得。硅芯侧面为开放PN结台面；开放PN结台面由酸性或碱性化学腐蚀获得。二极管硅芯内部以N^-本征层为中心镜像对称的N⁺PN^-P型二端器件结构，顶层和底层两个N⁺型杂质扩散层连接硅二极管的两个输出端，二极管输出端不分正、负极性。利用该硅芯可以制备N⁺PN^-PN⁺型正反向过压保护硅二极管。

下面结合实施例对本发明的制造方法做详细说明。

实施例1

N⁺PN^-PN⁺型正反向过压保护硅二极管的制备方法，它的步骤如下：

1)在N^-型硅单晶片的正、反两表面同步扩散入P型半导体杂质铝和N⁺型半导体杂质磷，形成P型扩散区在前、N⁺型扩散区在后的四个杂质扩散区，得到N⁺PN^-PN⁺型四重PN结硅芯扩散片；铝、磷扩散时间为20小时，扩散温度为1260℃，铝杂质表面浓度为2×10¹⁹个原子/cm³，磷杂质表面浓度为10²¹个原子/cm³，N型硅单晶片的厚度为220um，电阻率为0.05Ω·cm；四个杂质扩散区自上到下分别为N⁺型、P型、P型、N⁺型，均为P型半导体杂质铝和N⁺型半导体杂质磷同步扩散形成，P⁺型杂质铝(采用硝酸铝)和N⁺型杂质磷(采用三氯氧磷)均属于液态化合物源。N⁺PN^-PN⁺型四重PN结，由下到上分别为N⁺P结、PN^-结、N^-P结和PN⁺结。硅芯侧面为四重开放PN结台面，该台面由酸性或碱性化学腐蚀获得。

2)在N⁺PN^-PN⁺型硅扩散片的正、反两表面镀上镍层；

3)将N⁺PN^-PN⁺型硅扩散片锯切成低压硅二极管芯片；

4)将低压硅二极管芯片与封装底座焊接，台面钝化、压模成型，封装成低压硅二极管。

硅二极管的内部为以N^-本征层为中心镜像对称的N⁺PN^-P型二端器件结构，对电子电路起着正向过压和反向过压安全保护作用。

实施例2

N⁺PN^-PN⁺型正反向过压保护硅二极管的制备方法，它的步骤如下：

1)在N^-型硅单晶片的正、反两表面同步扩散入P型半导体杂质铝和N⁺型半导体杂质磷，形成P型扩散区在前、N⁺型扩散区在后的四个杂质扩散区，得到N⁺PN^-PN⁺型四重PN结硅芯扩散片；铝、磷扩散时间为25小时，扩散温度为1255℃，铝杂质表面浓度为10¹⁹个原子/cm³，磷杂质表面浓度为5×10²⁰个原子/cm³，N型硅单晶片的厚度为200um，电阻率为0.1Ω·cm；四个杂质扩散区自上到下分别为N⁺型、P型、P型、N⁺型，均为P型半导体杂质铝和N⁺型半导体杂质磷同步扩散形成，P⁺型杂质铝(采用硝酸铝)和N⁺型杂质磷(采用三氯氧磷)均属于液态化合物源。N⁺PN^-PN⁺型四重PN结，由下到上分别为N⁺P结、PN^-结、N^-P结和PN⁺结。硅芯侧面为四重开放PN结台面，该台面由酸性或碱性化学腐蚀获得。

2)在N⁺PN^-PN⁺型硅扩散片的正、反两表面镀上镍层；

3)将N⁺PN^-PN⁺型硅扩散片锯切成低压硅二极管芯片；

4)将低压硅二极管芯片与封装底座焊接，台面钝化、压模成型，封装成低压硅二极管。

硅二极管的内部为以N^-本征层为中心镜像对称的N⁺PN^-P型二端器件结构，对电子电路起着正向过压和反向过压安全保护作用。

实施例3

N⁺PN^-PN⁺型正反向过压保护硅二极管的制备方法，它的步骤如下：

1)在N^-型硅单晶片的正、反两表面同步扩散入P型半导体杂质铝和N⁺型半导体杂质磷，形成P型扩散区在前、N⁺型扩散区在后的四个杂质扩散区，得到N⁺PN^-PN⁺型四重PN结硅芯扩散片；铝、磷扩散时间为22小时，扩散温度为1258℃，铝杂质表面浓度为1.5×10¹⁹个原子/cm³，磷杂质表面浓度为8×10²⁰个原子/cm³，N型硅单晶片的厚度为210um，电阻率为0.08Ω·cm；四个杂质扩散区自上到下分别为N⁺型、P型、P型、N⁺型，均为P型半导体杂质铝和N⁺型半导体杂质磷同步扩散形成，P⁺型杂质铝(采用硝酸铝)和N⁺型杂质磷(采用三氯氧磷)均属于液态化合物源。N⁺PN^-PN⁺型四重PN结，由下到上分别为N⁺P结、PN^-结、N^-P结和PN⁺结。硅芯侧面为四重开放PN结台面，该台面由酸性或碱性化学腐蚀获得。

2)在N⁺PN^-PN⁺型硅扩散片的正、反两表面镀上镍层；

3)将N⁺PN^-PN⁺型硅扩散片锯切成低压硅二极管芯片；

4)将低压硅二极管芯片与封装底座焊接，台面钝化、压模成型，封装成低压硅二极管。

硅二极管的内部为以N^-本征层为中心镜像对称的N⁺PN^-P型二端器件结构，对电子电路起着正向过压和反向过压安全保护作用。

以上所述的实施例只是本发明的一种较佳的方案，然其并非用以限制本发明。有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型。因此凡采取等同替换或等效变换的方式所获得的技术方案，均落在本发明的保护范围内。