在半导体衬底上的稀土金属表面活化等离子体掺杂的制作方法

本发明涉及半导体领域，更具体而言涉及一种在半导体衬底上的稀土金属表面活化等离子体掺杂。

背景技术：

在集成电路(ic)制造中，诸如晶体管之类的半导体器件在硅衬底上制造，然后被连接在一起以执行期望的电路功能。该连接工艺通常被称为“金属化”，并且可以使用多个光刻图案化、蚀刻和沉积步骤来执行。

为了形成连接，金属化层包括用作将半导体器件互连的电通路的通孔和互连结构。在金属化层中，互连结构和通孔与衬底形成接触以形成金属-半导体触点(contact)。然而，直接的金属到半导体触点可以是高电阻的。随着器件尺寸越来越小，这种电阻是非常不期望的。

技术实现要素：

本文提供了处理衬底的方法。一个方面涉及通过将稀土金属源引入到处理室中来处理容纳在等离子体室中的衬底的方法；在所述衬底上的半导体材料之上沉积保形的含稀土金属的膜；以及在小于500℃的温度下使所述衬底退火，以在所述衬底的表面上形成稀土金属掺杂的半导体材料。

在各种实施方式中，稀土金属源包括通过点燃含稀土金属的前体而产生的等离子体。保形的含稀土金属的膜可以沉积为介于约2nm和约5nm之间的厚度。可以在不施加偏压的情况下沉积保形的含稀土金属的膜。含稀土金属的膜可以沉积在晶体管的源极区域或漏极区域之上。在一些实施方式中，晶体管是鳍式场效应晶体管(finfet)。

可以使用快速热退火对衬底进行退火。在一些实施方式中，对衬底进行图案化。衬底可以包括具有小于约10nm的特征开口的特征。在一些实施方式中，特征具有大于约1.5：1的深宽比。

在各种实施方式中，稀土金属源包括钇。

稀土金属源可以是液体。在一些实施方式中，稀土金属源具有在约60℃和约300℃之间的沸点。

稀土金属源可以是固体。在一些实施方式中，稀土金属源是三(丁基环戊二烯基)钇(iii)、三(环戊二烯基)钇(iii)、三[n，n-双(三甲基甲硅烷基)酰胺]钇、氟化钇(iii)、碘化钇(iii)和氯化钇(iii)中的一种。在某些实施方式中，稀土金属源可以是三(丁基环戊二烯基)钇(iii)。

半导体材料可以是硅、硅锗、锗和碳化硅中的任一种。在一些实施方式中，掺杂的半导体材料不是硅化物。

在不同实施方式中，方法还包括：在将稀土金属源引入到处理室之前且在沉积所述保形的含稀土金属膜之前，通过将所述衬底暴露于氢氟酸来预清洗所述衬底。

另一方面涉及一种用于处理包含半导体材料的半导体衬底的装置，所述装置包括：一个或多个处理室，由此至少一个处理室包括用于加热半导体衬底的加热基座；进入所述处理室和相关联的流控制硬件的一个或多个气体入口；以及控制器，其具有至少一个处理器和存储器，由此所述至少一个处理器和所述存储器彼此通信地连接，所述至少一个处理器至少可操作地与所述流控制硬件连接，并且所述存储器存储计算机可执行指令，用于控制所述至少一个处理器以至少通过以下步骤控制所述流控制硬件：将稀土金属源引入所述处理室以在所述衬底上的所述半导体材料之上沉积保形的含稀土金属的膜；以及在小于500℃的温度下加热所述衬底，以在所述衬底的表面上形成稀土金属掺杂的半导体材料。

该装置还可以包括等离子体发生器，其中稀土金属源包括通过点燃含稀土金属的前体而产生的等离子体。该装置还可以包括用于清洗半导体衬底的环境封闭的室。在一些实施方式中，该装置还包括能够在环境封闭的室和一个或多个处理室之间移动半导体衬底而不会空气断路的机器手。在一些实施方式中，该装置还可以包括用于蒸发固体源的固体源蒸发器。

下面参考附图进一步描述这些和其他方面。

本发明的一些方面具体可描述如下：

1.一种处理容纳在等离子体室中的衬底的方法，所述方法包括：

将稀土金属源引入所述处理室；

在所述衬底上的半导体材料之上沉积保形的含稀土金属的膜；和

在小于500℃的温度下对所述衬底退火，以在所述衬底的表面上形成稀土金属掺杂的非硅化物半导体材料。

2.根据条款1所述的方法，其中所述稀土金属源包括通过点燃含稀土金属的前体而产生的等离子体。

3.根据条款1所述的方法，其中所述保形的含稀土金属的膜被沉积为介于约2nm和约5nm之间的厚度。

4.根据条款1所述的方法，其中所述衬底被图案化。

5.根据条款1所述的方法，其中所述衬底包括具有小于约10nm的特征开口的特征。

6.根据条款5所述的方法，其中所述特征具有大于约1.5:1的深宽比。

7.根据条款1所述的方法，其中所述稀土金属源包括钇。

8.根据条款1所述的方法，其中所述稀土金属源是液体。

9.根据条款8所述的方法，其中所述稀土金属源具有在约60℃和约300℃之间的沸点。

10.根据条款1所述的方法，其中所述稀土金属源是固体。

11.根据条款4所述的方法，其中所述稀土金属源选自由三(丁基环戊二烯基)钇(iii)、三(环戊二烯基)钇(iii)、三[n，n-双(三甲基甲硅烷基)酰胺]钇、氟化钇(iii)、碘化钇(iii)和氯化钇(iii)构成的组。

12.根据条款11所述的方法，其中所述稀土金属源是三(丁基环戊二烯基)钇(iii)。

13.根据条款1所述的方法，其中在不施加偏置的情况下沉积所述保形的含稀土金属的膜。

14.根据条款1所述的方法，其中所述半导体材料选自由硅、硅锗、锗和碳化硅构成的组。

15.根据条款1-14中任一项所述的方法，其还包括：在将所述稀土金属源引入所述处理室之前并且在沉积所述保形的含稀土金属的膜之前，通过将所述衬底暴露于氢氟酸来预清洗所述衬底。

16.根据条款1-14中任一项所述的方法，其中所述含稀土金属的膜沉积在晶体管的源极区域或漏极区域上。

17.根据条款16所述的方法，其中所述晶体管是鳍式场效应晶体管(finfet)。

18.根据条款1-14中任一项所述的方法，其中使用快速热退火来对所述衬底退火。

19.一种用于处理包含半导体材料的半导体衬底的装置，所述装置包括：

一个或多个处理室，其中至少一个处理室包括用于加热所述半导体衬底的加热基座；

进入所述处理室和相关联的流控制硬件的一个或多个气体入口；和

具有至少一个处理器和存储器的控制器，其中所述至少一个处理器和所述存储器彼此通信地连接，

所述至少一个处理器至少能操作地与所述流控制硬件连接，

所述存储器存储计算机可执行指令，用于控制所述至少一个处理器以通过以下方式至少控制所述流控制硬件：

(i)将稀土金属源引入所述处理室以在所述衬底上的所述半导体材料之上沉积保形的含稀土金属的膜；和

(ii)在小于500℃的温度下加热所述衬底，以在所述衬底的表面上形成稀土金属掺杂的非硅化物半导体材料。

20.根据条款19所述的装置，其还包括等离子体发生器，其中所述稀土金属源包括通过点燃含稀土金属的前体而产生的等离子体。

21.根据条款19所述的装置，其还包括用于清洗所述半导体衬底的环境封闭的室。

22.根据条款19所述的装置，其还包括能够在所述环境封闭的室和所述一个或多个处理室之间移动所述半导体衬底而无空气断路的机器手。

附图说明

图1示出了具有硅化物的常规半导体器件(例如晶体管器件)的横截面示意图。

图2示出了finfet半导体器件的三维示意图。

图3示出了说明制造半导体器件的互连结构的方法的工艺流程图。

图4a-4e示出了制造半导体器件的互连结构的方法中的各个阶段的横截面示意图。

图5示出了图示根据某些公开的实施方式的制造半导体器件的互连结构的方法的工艺流程图。

图6a-6e示出了根据某些公开的实施方式的制造半导体器件的互连结构的方法中的各个阶段的横截面示意图。

图7a-7c示出了可用于清洗衬底的单个晶片室的示意图。

图8是用于执行所公开的实施方式的示例性处理室的示意图。

图9示出了用于制造半导体器件的互连结构的处理系统的俯视示意图。

图10a-10c是沉积含钇膜之后的衬底的sem图像。

图11是根据某些公开的实施方式处理的衬底在某些退火温度下的钇浓度与深度的曲线图。

图12a和12b是根据某些公开的实施方式处理的衬底在某些沉积持续时间段内钇浓度与深度的曲线图。

具体实施方式

在以下描述中，阐述了许多具体细节以提供对所呈现的实施方式的透彻理解。可以在没有这些具体细节中的一些或全部的情况下实践所公开的实施方式。在其他情况下，没有详细描述公知的处理操作，以免不必要地模糊所公开的实施方式。虽然将结合特定实施方式来描述所公开的实施方式，但将理解的是，其并不旨在限制所公开的实施方式。

虽然所公开的实施方式可以用于各种应用中，但一个有用的应用是制造包括金属氧化物半导体(mos)场效应晶体管的晶体管。mos晶体管可以包括两种类型：负沟道金属氧化物半导体(nmos)晶体管和正沟道金属氧化物半导体(pmos)晶体管。晶体管和其它器件可以使用互连结构互连以形成ic。

图1示出了具有硅化物层的晶体管的横截面示意图。晶体管100可以形成在衬底102上，衬底102通常由诸如硅之类的半导体材料制成。晶体管100包括栅极电介质106、栅极电极108、间隔物110、源极区域104a和漏极区域104b。在晶体管100和衬底102上形成金属前电介质(pre-metaldielectric，pmd)层130。在pmd层130内形成通孔。

可以预先清洗通孔以去除衬底102的表面上的任何氧化物。例如，可以使用涉及将衬底暴露于氢氟酸(hf)以从表面除去氧化物的湿法清洗技术来预清洗衬底102。在预清洗衬底102之后，可以用导电材料填充通孔，使得金属沉积在衬底102的源极区域104a和漏极区域104b上方以形成电触点150。金属可以包括能够分别与硅或锗反应以分别形成硅化物或锗化物层105的任何金属。这种金属的实例包括钛(ti)、钽(ta)、钨(w)、钴(co)、镍(ni)、铂(pt)、钯(pd)金属以及它们的合金。金属沉积可以使用常规沉积技术，诸如化学气相沉积(cvd)、物理气相沉积(pvd)、溅射、蒸发、电镀等来实现。通孔中的导电材料形成电触点150，其与栅电极108以及衬底102的源极区域104a和漏极区域104b电连接。为了增强电连接，在源极区域104a和漏极区域104b的表面上形成硅化物层105，如图1所示。硅化物层105减小了电触点150与源极区域104a和漏极区域104b之间的电阻。金属可以使用诸如快速热处理(rtp)退火或激光退火之类的退火技术退火以形成硅化物或锗化物层105。退火可以在约300℃和约3000℃之间的温度下进行。在退火之后形成硅化物时，可以使用常规蚀刻技术来蚀刻掉未反应的金属部分。可以重复这些步骤中的任何步骤以形成硅化物或锗化物层105。

图2示出了示例性finfet结构(鳍式场效应晶体管)200。衬底202可以是半导体衬底。在该结构中，表面214a和204a对应于源极区域，而214b和204b对应于漏极区域。衬里212将衬底202的半导体材料与绝缘体材料230(例如氧化硅)分离。薄栅极电介质层206b和206a可以沉积在绝缘体材料230上方，并且可以将绝缘体材料230与栅极分离，栅极包括间隔件210、栅电极208和栅电极阻挡层208a。电触点250形成在栅极的顶部上方。与图1类似，虽然可以在源极区域214a和204a以及漏极区域214b和204b处形成硅化物层，但是常规技术不足以在小器件中形成低电阻率触点。

随着器件收缩，晶体管结构收缩，并且源极区域和漏极区域移动得更近并且更靠近在一起。结果，用于降低半导体材料和导电触点材料(例如钨)之间的电阻率的源极区域和漏极区域的掺杂表面将被保持为足够浅(shallow)以降低电阻率而不影响晶体管的功能。然而，用于掺杂半导体材料以减小在小临界尺寸通孔中的电阻率的当前技术可能需要复杂的多层掺杂技术并且效率低。

图3示出了使用常规技术形成晶体管的示例工艺流程图，其中对应的示例性晶体管经历图4a-4e中的各种操作。虽然图4a-4e示出了制造半导体器件的互连结构的方法中的各个阶段的横截面示意图。注意，尽管图4a-4e描绘了场效应晶体管，但是相同或相似的工艺流程也可以应用于finfet或其他晶体管结构。图3中讨论的操作将参考图4a-4e中的对应横截面示意图进行讨论。

在图3中，过程300开始于操作310，在操作310中提供半导体器件。半导体器件包括衬底、在衬底上形成的栅极电介质、在栅极电介质上形成的栅极电极、以及在衬底中和在栅极电极的横向相对侧上的源极区域和漏极区域。半导体器件可以是晶体管器件，例如mos场效应晶体管器件。

图4a示出了诸如晶体管器件之类的半导体器件400的横截面示意图的示例。半导体器件400包括衬底402。衬底402可以包括任何半导体材料，诸如硅、锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓和锑化镓等。在一些实施方式中，衬底402可以使用主体硅或绝缘体上硅(silicon-on-insulator，soi)结构来形成。然而，应当理解，本领域中公知的任何半导体结构可以用于衬底402。

半导体器件400还包括衬底402上的栅极电介质406和在栅极电介质406上的栅极电极408。源极区域404a和漏极区域404b可以分别形成在衬底402和栅极电介质406的横向相对侧上。在一些实施方式中，使用掺杂工艺，源极区域404a和漏极区域404b可以分别是n掺杂或p掺杂。间隔物410可以形成在栅极电介质406的横向相对侧上和在衬底402上。

参考图3，在操作320中，在衬底上沉积金属前电介质(pmd)层。注意，在一些实施方式中，可以在操作310和操作320之间沉积界面层(未示出)，以将源极区域和漏极区域与pmd层分离。可以使用本领域已知的任何常规沉积方法在界面电介质上沉积pmd层。在一些实施方式中，可以在不引入真空断路(vacuumbreak)的情况下通过cvd对pmd层和界面电介质两者执行沉积。

图4b示出半导体器件400的部分制造的互连结构的横截面示意图的示例。图4b示出沉积在源极区域404a和漏极区域404b上的pmd层430的厚层。在一些情况下，pmd层430也可以称为层间电介质(ild)层。pmd层430可以由任何电介质材料形成。在一些实施方式中，电介质材料可以具有相对低的介电常数。介电材料的实例可包括氧化硅(sio2)、碳掺杂氧化物(cdo)、氮化硅(si3n4)、诸如全氟环丁烷(pfcb)和聚四氟乙烯(ptfe)之类的聚合物、氟硅玻璃(fsg)和有机硅酸盐玻璃。pmd层430可以包括孔或其它空隙以进一步降低其介电常数。

返回到图3，在操作330中，pmd层可以可选地被抛光或平坦化。在一些实施方式中，pmd层和界面电介质经受化学机械平坦化(cmp)，直到暴露出栅电极的顶表面。pmd层和界面电介质可以被过度抛光以充分暴露栅电极。

在操作340中，可以在衬底的源极区域和漏极区域上方通过pmd层形成一个或多个通孔。可以使用诸如蚀刻、光刻、激光钻孔、喷砂等本领域已知的方法在pmd层中形成通孔。

图4c示出了半导体装置400的部分制造的互连结构的横截面示意图的一个示例。在图4c中，半导体器件400具有在抛光和/或平坦化pmd层430后露出的栅电极的顶表面。此外，至少两个通孔440穿过pmd层430形成以分别暴露源极区域404a和漏极区域404b的顶表面。注意，此操作之后，如图所示，有可能在通孔440的底部或靠近该底部处存在残留物499。

该通孔440在衬底402的源极区域404a和漏极区域404b上方形成。通孔440可穿过具有各种形状和尺寸的pmd层430形成。在一些实施方式中，通孔440可以具有锥形的侧壁轮廓或线性侧壁轮廓。在一些实施方式中，通孔440可具有约3：1或更高的高度与宽度的深宽比。

通孔440穿过pmd层430形成。在一些实施方式中，界面电介质(未示出)用作蚀刻停止层。代替在衬底402上沉积单独的蚀刻停止层或使用衬底402本身作为蚀刻停止层，界面电介质(未示出)可在通孔440的形成期间用作蚀刻停止层，因为许多电介质材料通常具有高选择性蚀刻化学性质。

回到图3，在操作350中，可以清洗或预清洗衬底以从衬底的表面去除氧化物和有机残留物。在各种实施方式中，衬底可以通过将衬底暴露于氢氟酸被湿法清洗。在各种实施方式中，清洗衬底可导致具有耗尽量的掺杂剂的源极区域和漏极区域。常规技术也不能在源极区域和漏极区域补充掺杂剂，特别是在高宽比特征中。在一些实施方式中，这种操作可以在环境封闭室(ecc)如在单晶片清洗室中进行。这种室可以附接到具有一个或多个站的设备或工具，使得在如本文所述的各种操作中处理的晶片可以在真空中或在没有空气断路的情况下从站转移到站。在各种实施方式中，执行该操作以去除氧化物和其它残留物，使得源极区域和漏极区域包括半导体或掺杂半导体材料。

图4d示出了半导体装置400的部分制造的互连结构的横截面示意图的一个例子。在图4d中，图4c的残余物499已被清洗。然而，作为结果，耗尽的源极区域480a和漏极区域480b分别导致在界面处的更高的电阻。

回到图3，在操作380中，金属沉积在衬底上。在一些实现方式中，可以通过cvd在界面电介质上方沉积金属。金属在衬底上的沉积至少部分地填充一个或多个通孔以形成电触点。在一些实施方案中，金属的沉积基本上填充一个或多个通孔，以形成电触点。电触点可以是将晶体管器件与集成电路中的其它器件连接的互连结构的一部分。

在一些实施方案中，在沉积金属之前，可在界面电介质上沉积附加层。这样的层可以包括阻挡层、成核层和/或种子层。这些层中的每一个可以使用本领域中已知的常规沉积方法(诸如cvd)形成，并且可以各自起到多种功能。在一些实施方式中，阻挡层可以限制金属原子扩散到界面电介质和pmd层中。在一些实施方式中，粘合层可以用于促进金属粘附到界面电介质上。在一些实施方式中，成核层可以促进衬底上的主体金属的成核。

粘合层、阻挡层或成核层的厚度可以相对较薄，例如小于约500埃用于粘合层、阻挡层或成核层的材料可以包括但不限于钌(ru)、铑(rh)、pd、ni、co、pt、ti、ta、w、氮化钛(tin)、氮化钽(tan)、氮化钨(wn)、锆(zr)和铪(hf)。例如，界面电介质上的阻挡层可以包括tin或wn。在一些实施方式中，粘合层、阻挡层或成核层可以包括多个材料层，例如上面列出的一些材料的组合。

在图4e中，金属450沉积在界面电介质420上并且基本上填充通孔440。金属450的厚度可以被沉积为基本上或完全填充每个通孔440。金属450可以包括各种金属，例如铜(cu)、镁(mg)、铝(al)、w、ru、pd、co、ni、ti、ta、tin、tan、hf和zr。金属沉积之后可以是抛光或平坦化工艺以去除任何过量的金属。

在一些实施方案中，金属450包括w并形成钨插塞(tungstenplug)作为电触点。钨插塞的形成可提供低电阻率电触点。在一些情况下，可以通过沉积wn的薄阻挡层，然后沉积主体钨(w)以填充通孔440来形成钨插塞。可以使用脉冲成核层(pnl)技术沉积wn的薄阻挡层，并且可以使用cvd或pnl沉积和cvd的组合来沉积主体钨(w)。在美国专利no.7005372中描述了通过pnl工艺沉积wn的描述，其通过引用并入本文以用于描述通过pnl的wn沉积。在一些情况下，可以通过将主体钨(w)沉积到没有成核层的通孔440中来形成钨插塞。在没有成核层的情况下通过cvd沉积主体钨(w)的描述在美国专利no.8975184中描述，其通过引用并入本文以用于描述通过cvd沉积主体钨(w)。在一些情况下，钨(w)插塞可以使用沉积-蚀刻-沉积工艺形成以用钨(w)至少基本上填充通孔440。这种技术的描述在美国专利no.9034768中描述，其通过引用并入本文以描述沉积-蚀刻-沉积工艺。

然而，应当注意，如图所示，由于耗尽的掺杂剂区域480a和480b，在源极区域404a和源极区域404a上方的金属触点450之间的界面以及在漏极区域404b和漏极区域404b上方的金属触点450之间的界面具有较高的载流子电阻(carrierresistance,)，因此减少了先前掺杂这些区域以降低载流子电阻的效果。

本文提供了使用稀土金属源在低温下掺杂半导体材料的方法。所公开的实施方式可以用于补充高深宽比特征中的掺杂剂。所公开的实施方式适于掺杂例如nmos结构的源极和/或漏极区域，并且涉及使用薄的含稀土金属的膜的保形沉积的等离子体辅助的表面活化掺杂技术和在小于约500℃下的退火技术。

图5是描绘可根据公开的某些实施方式执行的操作的过程流程图。注意，上面关于图3中的过程300做出的描述可与图5中的过程500的一个或多个操作相关。例如，操作510可以对应于操作310，操作520可以对应于操作320，操作530可以对应于操作330，操作540可以对应于操作340，操作550可以对应于操作350，操作580可以对应于操作380。因此，下面参照图6a-6d详细描述操作560和570。出于描述本文的某些实施方式的目的，将理解，图6a是半导体器件600的部分制造的互连结构的横截面示意图的示例，其对应于图4c中的半导体器件400的部分制造的互连结构。将理解，在图6a中，已执行图5的操作510-540。图6a的残留物699示出在半导体器件600的通孔640中，其中在衬底602上方有制造的栅极电介质606，以及栅极电介质606上方有栅极电极608。源极区域604a和漏极区域604b形成在衬底602和栅极电介质606的横向相对侧。源极区域604a和漏极区域604b可以分别在之前的操作中被掺杂。间隔物610形成在栅极电介质606的横向相对侧上和在衬底602上方。在各种实施方式中，通孔640可具有小于约10nm的特征开口。

如上所述，虽然图6a示出了特定类型的晶体管的示例，但是将理解的是，本文提供的公开的实施方式和描述也可以应用于其它类型的半导体器件，例如finfet结构。例如，在图6a中所示的结构可以对应于诸如图2所描述的finfet结构。源极区域214a和204a可以对应于图6a的源极区域604a，并且漏极区域214b和204b可对应于图6a的漏极区域604。

在操作550中，清洗衬底以从衬底的表面去除氧化物和有机残余物。以上关于操作350描述的工艺条件和装置可以用于该操作。在图6b中，已经清洗衬底以去除残留物699，在源极区域604a和漏极区域604b的表面处分别留下耗尽区680。还可以对finfet结构执行操作550，以从衬底的表面去除氧化物和有机残余物。对于诸如图2的finfet结构200，可以清洗衬底以从源极区域214a和204a以及漏极区域214b和204b的表面去除氧化物和有机残余物，而在这些表面处留下耗尽区。

回到图5，在操作560中，可以在衬底上保形地沉积薄的含稀土金属的膜。在各种实施方式中，含稀土金属的膜可沉积在晶体管的源极区域和漏极区域上。在一些实施方式中，稀土金属可包括钇。例如，在一些实施方式中，操作560可以沉积cxhy‐y膜，其中x和y是整数。例如，x可以是2，y可以是5，从而沉积c2h5-y膜。在一些实施方式中，诸如yf3、yi3或ycl3的固体源可用于在衬底上沉积含钇的膜，如下文进一步描述。

含稀土金属的膜可以沉积到约2nm和约5nm之间的厚度，例如为约2nm。

在各种实施方式中，可使用一种或多种反应物(例如稀土金属源或含稀土金属的前体)沉积膜，并点燃等离子体。等离子体可以是原位或远程等离子体。在操作560中，在衬底上沉积膜而不施加偏置。在一些实施方式中，含稀土金属的前体可以作为气体而不用等离子体引入到衬底。在一些实施方式中，可以点燃含稀土金属的前体以产生等离子体，并且可以用诸如氦之类的惰性气体将等离子体引入到衬底，以沉积含稀土金属的膜。在一些实施方式中，使用等离子体可沉积较厚的膜。

在一些实施方式中，可以通过等离子体增强cvd来沉积膜。在一些实施方式中，可以通过等离子体增强原子层沉积(peald)来沉积膜。例如，可以将前体和等离子体反应物的交替脉冲输送到室以通过peald沉积膜。

前体可以被选择为使得大的稀土金属原子存在于要用作半导体材料上的掺杂剂的前体中。在各种实施方式中，选择的稀土金属可以被选择为使得稀土金属的原子的尺寸类似于半导体材料的原子的尺寸。例如，在一些实施方式中，其中保形的含稀土金属的薄膜沉积在硅衬底上方，可以选择钇，因为钇和硅的尺寸相似。

在一些实施方式中，可以选择较低蒸气压的含稀土金属的前体以便于前体的处理。例如，在一些实施方式中，沸点可以在约60℃和约300℃之间。

在各种实施方式中，含稀土金属的前体可以是气体或液体。例如，对于含钇膜，前体可以是三(丁基环戊二烯基)钇(iii)(y(c5h4ch2(ch2)2ch3)3)、三(环戊二烯基)钇(iii)(y(c5h5)3)、三[n，n-双(三甲基甲硅烷基)酰胺]钇([[(ch3)3si]2n]3y)或它们的组合。对于某些实施方式，含钇前体的熔点可以在约60℃和约300℃之间。

在一些实施方式中，含稀土金属的前体可以是固体，例如氟化钇(iii)、碘化钇(iii)、氯化钇(iii)及其组合。在选择固体源的情况下，固体源可以被输送到高温固体源蒸发器，其中固体被加热到大于约900℃的温度，以产生可以输送到衬底的前体。

在各种实施方式中，操作560可在约5毫托(mtorr)与约300毫托之间的室压强下执行。操作560可以执行大约5秒和大约120秒之间的持续时间。较长的沉积持续时间可导致稀土金属更深地扩散到半导体材料中。

图6c示出了半导体器件600的部分制造的互连结构的横截面示意图的示例，其中保形地在衬底上沉积的保形的含稀土金属的膜690。注意，膜在通孔640中具有沉积保形性。在例如图2中所描绘的finfet结构中，可保形地沉积保形的含稀土金属的膜，使得其沉积在源极区域214a和204a以及漏极区域214b和204b上方。

回到图5，在操作570中，衬底在低温下退火以补充诸如源极区域和漏极区域的氢含量之类的掺杂剂。在退火期间，保持衬底的基座可以被加热到小于约500℃的温度，诸如为约400℃、约450℃或约500℃的温度。在各种实施方式中，操作570可以通过使用快速热退火的快速热处理(rtp)来执行。衬底可退火约5秒至约180秒的持续时间。

不受特定理论的束缚，认为，当使用等离子体沉积含稀土金属的膜(诸如，例如并且为了举例说明该实施例的目的，为含钇膜)时，沉积工艺不会导致掺入钇。相反，钇不会被激活直到沉积膜退火。这与常规掺杂工艺不同。

诸如硅晶片之类的半导体晶片是单晶的，并且硅原子以有序的晶格结构排列。对于诸如砷之类的常规的n型掺杂剂，掺杂剂只能在其处于特定位置时影响硅晶格的导电性。为了说明的目的，硅的化学价为4并且砷的价为5。如果从其在晶格中的位置除去硅原子，则砷原子可以被置换到该位置(“置换的”)，从而有利于整个硅(现在是掺杂的)晶格的导电性。然而，如果砷位于硅晶格原子的位点之间的“间隙的”位置，则砷原子不是电活性的，并且不能影响导电性。在较高温度下，更多的硅原子获得足够的热能以移入和移出其晶格位置，从而使诸如砷之类的掺杂剂能够有统计机会(statisticalopportunity)置换这些位置。在一定温度下对掺杂有砷的衬底进行热退火一定量的时间可以将砷深度扩散到硅晶格中，从而在硅的表面中产生高的砷掺杂浓度。然而，具有电活性并位于替换晶格位点的砷的一小部分可以非常小。尽管存在用于喷射掺杂剂的常规技术，如上所述，喷射可能引起损坏，该损坏随后被修复以实现器件的期望的电性能。

对比而言，认为所公开的实施方式不会遇到与常规的n型掺杂剂相关的问题。这里，沉积膜在足够高的温度下退火来充分移动半导体材料以允许稀土金属原子处于正确的位置，但时间足够短以使得掺杂剂集中在表面处或表面附近(例如浅掺杂)。例如，稀土金属掺杂剂可以仅掺杂到半导体材料的表面中约5至约20nm。结果，所公开的实施方式致使使用短时间量和足够高的温度将电活性的掺杂剂结合到半导体材料中，使得掺杂剂影响半导体材料的导电性。

图6d示出了半导体器件600的部分制造的互连结构的横截面示意图的示例，其中器件600已经退火以在源上和在源极区域604a和漏极区域604b上在685处形成稀土金属掺杂表面。对于诸如图2所示的finfet结构，稀土金属掺杂表面可以形成在源极区域214a和204a和/或漏极区域214b和204b的表面处以补充掺杂剂。当在这些区域上形成互连或接触时，这些区域现在可呈现降低的触点电阻。

图6b和6c的耗尽区699已经被补充，使得源极区域604a和漏极区604b上的掺杂区685现在可以呈现用于触点或互连的减小的电阻。

返回到图5，在操作580中，通过cvd在衬底上沉积金属。操作580可以对应于图3的操作380。使得关于操作380描述的任何金属可以在操作580中使用类似的技术和工艺条件沉积。图6e示出了半导体器件600的部分制造的互连结构的横截面示意图的示例，其中金属650已经填充了通孔。对于finfet结构，例如图2的finfet结构200，可以在源极区域214a和204a以及漏极区域214b和204b上方的通孔(未示出)中沉积金属以形成互连。

装置

如本文所述，在各种实施方式中，可根据所公开的实施方式在处理之前清洗或预清洗衬底。可以使用任何合适的工具或装置清洗或预清洗衬底。在一些实施方式中，可以在单个晶片室中清洗衬底，例如本文所述的环境封闭室(ecc)。

图7a是可用于清洗衬底的单个晶片室700的示意图。这种室可以使用本文参照图7a-7c描述的各种操作来使用。将理解，除了图7a-7c中提供的示例之外的装置可以用于在各种实施方式中清洗衬底。合适的室和这种室的部件的进一步描述和实例可以在美国专利no.8490634；8485204；8709165；和美国专利申请no.2013/0062839中找到，其全部内容通过引用并入本文。

图7a示出了包括上室部件720和下室部件730的室700。在各种实施方式中，下室部件730可以是介质碗。上室部件720包括可用于输送气体(例如氮气)的入口702以及入口704。在上室部件720内的是处理区域710，衬底(未示出)可以被处理。衬底(未示出)可以由晶片销706保持。下室部件730包括气体入口或出口708和真空出口708，其可以用于从室700中排出气体。下室部件730能够横向移动来打开和关闭室700以插入和移除晶片(未示出)。

图7b示出了室700的示例性示意图，其中晶片准备装载到室700中。为了装载晶片，室700的装载门(未示出)打开，使得下室部件730可以降低。

在晶片被插入室700中之后，从室700的外部承载晶片的机器手714将晶片712移动到室中，并将晶片712提升到处理区域710中到达卡盘，其中卡盘接合销706以保持晶片712，如图7c所示。

在各种实施方式中，卡盘是支持0至2000rpm的旋转速度并且被磁性驱动的悬浮卡盘。室700在处于关闭位置时被气密地密封，并且包括多个喷嘴(入口702和704)以将化学物质分配到室700中。在各种实施方式中，室700允许在室中使用小体积的气体或液体。用于预清洗衬底的室700也可以用作连接到更大的设备或工具的站。图9中示出了示例性装置或工具并且下面将进一步详细描述。

用于在衬底上沉积保形的含稀土金属的膜并退火衬底以补充半导体材料中的掺杂剂的公开的实施方式可以在任何合适的室或装置中进行。在图8中提供了一个示例性室。

图8示意性地示出了根据本文的某些实施方式的电感耦合等离子体装置800的横截面图。由位于加利福尼亚州弗里蒙特的朗姆研究公司(lamresearchcorp.offremont,ca)生产的kiyo^tm反应器是可用于实施本文所述技术的合适反应器的实例。电感耦合等离子体装置800包括在结构上由室壁801和窗811限定的总室。室壁801可以由不锈钢或铝制成。窗口811可以由石英或其他电介质材料制成。可选的内部等离子体格栅850将总室分成上子室802和下子室803。在大多数实施方式中，可以去除等离子体格栅850，从而利用由子室802和803构成的室空间。卡盘817在底部内表面附近位于下子室803内。卡盘817被配置为接收并保持在其上执行处理的半导体晶片819。卡盘817可以是用于在存在晶片819时支撑晶片819的静电卡盘。在一些实施方式中，卡盘817可以是加热器，使得其可将衬底加热到小于约500℃的温度以对衬底退火。在一些实施方式中，边缘环(未示出)围绕卡盘817，并且具有当存在于卡盘817上方时与晶片819的顶表面近似平面的上表面。卡盘817还包括用于卡紧和解卡晶片的静电电极。为此目的，可以提供滤波器和dc钳位电源(未示出)。还可以提供用于将晶片819从卡盘817提升的其它控制系统。卡盘817可以使用rf电源823充电。rf电源823通过连接件827连接到匹配电路821。匹配电路821通过连接件825连接到卡盘817。以这种方式，rf电源823连接到卡盘817。

线圈833位于窗口811上方。线圈833由导电材料制成并且包括至少一个完整的匝。图8所示的示例性线圈833包括三匝。线圈833的横截面用符号示出，具有“x”的线圈旋转延伸到页面中，而具有“●”的线圈旋转延伸出页面。rf电源841被配置为向线圈833供应rf功率。通常，rf电源841通过连接件845连接到匹配电路839。匹配电路839通过连接件843连接到线圈833。以这种方式，rf电源841连接到线圈833。可选的法拉第屏蔽件849位于线圈833和窗口811之间。法拉第屏蔽件849相对于线圈833保持间隔开的关系。法拉第屏蔽件849设置在窗口811的正上方。线圈833、法拉第屏蔽件849和窗口811各自被配置为基本上彼此平行。法拉第屏蔽可以防止金属或其他物质沉积在等离子体室的电介质窗上。

工艺气体可以通过位于上室中的主喷射端口860和/或通过侧喷射端口870(有时称为stg)来供给。工艺气体可以包括蒸发的液体前体或蒸发的固体前体，其可以在装置800上游的固体源蒸发器(未示出)中蒸发。真空泵840(例如一级或两级机械干式泵和/或涡轮分子泵)可以用于在操作等离子体处理期间将工艺气体抽出处理室824并且通过使用闭环控制的流量限制装置(例如节流阀(未示出)或摆动阀(未示出))将工艺气体保持在处理室800内。

在装置的操作期间，可以通过喷射端口860和/或870供应一种或多种反应物气体。在某些实施方式中，可以仅通过主喷射端口860或仅通过侧喷射端口870供应气体。在一些情况下，喷射端口可以由喷头替代。法拉第屏蔽件849和/或可选格栅850可以包括允许工艺气体输送到室的内部通道和孔。法拉第屏蔽件849和可选的格栅850中的任一个或两者可以用作用于输送工艺气体的喷头。

射频功率从rf电源841供应到线圈833，以使rf电流流过线圈833。流过线圈833的rf电流在线圈833周围产生电磁场。电磁场在上子室802内产生感应电流。产生的各种离子和自由基与晶片819的物理和化学相互作用在晶片上沉积保形的含稀土金属的膜。

如果使用等离子体格栅使得存在上子室802和下子室803两者的话，则感应电流作用于存在于上子室802中的气体以在上子室802中产生电子-离子等离子体。可选的内部等离子体格栅850限制下部子室803中的热电子的量。在一些实施方式中，该装置被设计并操作为使得存在于下子室803中的等离子体是离子-离子等离子体。

上部的电子-离子等离子体和下部的离子-离子等离子体可以包含正离子和负离子，通过离子-离子等离子体将具有更大的负离子与正离子的比率。挥发性副产物可以通过端口822从下子室803移除。

本文公开的卡盘817可以在约30℃和约500℃之间的范围内的升高温度下操作。温度将取决于工艺操作和具体配方。在一些实施方式中，室801还可在约1毫托和约300毫托之间的范围内的压强下操作。

当安装在清洗室或制造设施中时，室801可耦合到设施(未示出)。设施包括提供工艺气体、真空、温度控制和环境颗粒控制的管道。当这些设施安装在目标制造设施中时，这些设施耦合到室801。另外，室801可耦合到传送室，该传送室允许机器手使用典型的自动化将半导体晶片传送到室801中和从室801传送出。

在一些实施方式中，系统控制器830(其可以包括一个或多个物理或逻辑控制器)控制室的操作中的一些或全部。系统控制器830可以包括一个或多个存储器设备和一个或多个处理器。处理器可以包括中央处理单元(cpu)或计算机、模拟和/或数字输入/输出连接、步进式电机控制板和其他类似的组件。在处理器上执行用于实现适当控制操作的指令。这些指令可以存储在与控制器830相关联的存储器设备上，或者它们可以通过网络提供。在某些实施方式中，系统控制器830执行系统控制软件。

系统控制软件可以包括用于控制以下室操作条件中的任何一个或多个的应用定时和/或大小的指令：气体的混合物和/或组成、室压力、室温度、晶片/晶片支撑温度、施加到晶片的偏置(在多种实施方式中可以是0)、施加到线圈或其他等离子体产生部件的频率和功率、晶片位置、晶片移动速度和由工具执行的特定工艺的其他参数。系统控制软件可以以任何合适的方式配置。例如，可以编写各种处理工具部件子程序或控制对象以控制执行各种处理工具处理所需的处理工具部件的操作。系统控制软件可以以任何合适的计算可读编程语言来编码。

在一些实施方式中，系统控制软件包括用于控制上述各种参数的输入/输出控制(ioc)顺序指令。例如，半导体制造工艺的每个阶段可以包括用于由系统控制器830执行的一个或多个指令。例如，用于设置阶段的工艺条件的指令可以包括在对应的配方阶段中。在一些实施方式中，可以顺序地布置配方阶段，使得针对该处理阶段以特定顺序执行掺杂工艺中的步骤。

在一些实施方式中可以采用其他计算机软件和/或程序。用于此目的的程序或程序段的示例包括晶片定位程序、工艺气体组成控制程序、压力控制程序、加热器控制程序和rf电源控制程序。

在一些情况下，控制器830控制供应到线圈833和/或静电卡盘817的气体浓度、晶片移动和/或功率。控制器830可以通过例如打开和关闭相关阀门以产生提供适当浓度的一种或多种必要反应物的一种或多种入口气流来控制气体浓度。晶片移动可以通过例如引导晶片定位系统根据需要移动来控制。可以控制供应到线圈833和/或卡盘817的功率以提供特定的rf功率电平。如果使用格栅850，则可以通过系统控制器833调节rf功率，以在上子室802中产生电子-离子等离子体，并在下子室803中产生离子-离子等离子体。此外，控制器830可以被配置为在使得在下子室803中不形成电子-离子等离子体的条件下向静电卡盘817供电。

系统控制器830可以基于传感器输出(例如，当功率、电势、压力等达到特定阈值时)、操作的定时(例如，在工艺中的某些时刻打开阀门)或基于从用户接收的指令来控制这些和其他方面。

在一些实施方案中，控制器830是系统的一部分，该系统可以是上述示例的一部分。这样的系统可以包括半导体处理设备，半导体处理设备包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和/或特定处理部件(晶片基座、气体流系统等)。这些系统可以与用于在半导体晶片或衬底的处理之前、期间和之后控制它们的操作的电子器件集成。电子器件可以被称为“控制器”，其可以控制一个或多个系统的各种部件或子部件。根据处理要求和/或系统类型，控制器830可以被编程以控制本文公开的任何工艺，包括工艺气体的输送、温度设置(例如加热和/或冷却)、压强设置、真空设置、功率设置、射频(rf)发生器设置、rf匹配电路设置、频率设置、流率设置、流体输送设置、位置和操作设置、进出工具和其他输送工具和/或连接到特定系统或与特定系统接口的装载锁的晶片输送。

概括地说，控制器830可以定义为电子器件，电子器件具有接收指令、发出指令、控制操作、启用清洁操作、启用终点测量等的各种集成电路、逻辑、存储器和/或软件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(dsp)、定义为专用集成电路(asic)的芯片、和/或一个或多个微处理器、或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单独设置(或程序文件)的形式输送到控制器830的指令，单独设置(或程序文件)定义用于在半导体晶片上或针对半导体晶片或系统执行特定工艺的操作参数。在一些实施方式中，操作参数可以是由工艺工程师定义的配方的一部分，以在晶片的一或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或管芯的制造期间完成一个或多个处理步骤。

在一些实现方式中，控制器830可以是与系统集成、耦合到系统、以其它方式联网到系统或其组合的计算机的一部分或耦合到该计算机。例如，控制器830可以在“云”中或在晶片厂(fab)主机系统的全部或一部分中，其可以允许对晶片处理的远程访问。计算机可以实现对系统的远程访问以监视制造操作的当前进展、检查过去制造操作的历史、从多个制造操作研究趋势或性能度量，以改变当前处理的参数、设置要跟随当前处理的处理步骤、或者开始新的处理。在一些示例中，远程计算机(例如服务器)可以通过网络(其可以包括本地网络或因特网)向系统提供工艺配方。远程计算机可以包括使得能够输入或编程参数和/或设置的用户界面，然后将该参数和/或设置从远程计算机输送到系统。在一些示例中，控制器830接收数据形式的指令，其指定在一个或多个操作期间要执行的每个处理步骤的参数。应当理解，参数可以特定于要执行的工艺的类型和工具的类型，控制器830被配置为与该工具接口或控制该工具。因此，如上所述，控制器830可以是例如通过包括联网在一起并朝着共同目的(例如本文所述的工艺和控制)工作的一个或多个离散控制器而呈分布式。用于这种目的的分布式控制器830的示例会是在与远程(例如在平台级或作为远程计算机的一部分)定位的一个或多个集成电路通信的室上的一个或多个集成电路，其组合以控制在室上的工艺。

示例系统可以包括但不限于等离子体蚀刻室或模块、沉积室或模块、旋转漂洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(pvd)室或模块、化学气相沉积(cvd)室或模块、原子层沉积(ald)室或模块、原子层蚀刻(ale)室或模块、离子注入室或模块、轨道室或模块、以及可以与半导体晶片的制造和/或制备相关联或用于半导体晶片的制造和/或制备的任何其它半导体处理系统。

如上所述，根据将由工具执行的一个或多个处理步骤，控制器830可以与一个或多个其他工具电路或模块、其它工具部件、群集工具、其他工具接口、相邻工具、邻近工具、位于整个工厂中的工具、主计算机、另一控制器830、或在将晶片容器往返半导体制造工厂中的工具位置和/或装载口运输的材料运输中使用的工具通信。

图7a-7c和图8中所示的室可以是设备或工具的一部分，如图9所示那样。注意，虽然在图9中描绘了示例性群集工具，但也可以使用任何合适的工具来执行所公开的实施方式。在多种实施方式中，可以使用这种工具在真空中或没有空气断路的情况下在站之间传送晶片。

图9描绘了具有与真空传送模块(vtm)638接口的各种模块的半导体处理群集架构。在多个存储设施和处理模块之间“传送”晶片的各种模块的布置可称为“群集工具架构”系统。气锁930也称为负载锁或传送模块，其与vtm938接口，vtm938又与四个处理模块920a-920d接口，该处理模块920a-920d可被单独优化以执行各种制造过程。作为示例，处理模块920a-920d可以被实现为执行衬底蚀刻、沉积、离子喷射、晶片清洗、溅射和/或其它半导体工艺。在一些实施方式中，所公开的实施方式在相同模块中执行。在一些实施方式中，所公开的实施方式在相同工具的不同模块中执行。一个或多个衬底处理模块(920a-920d中的任一个)可以如本文所公开的那样实现，即用于预清洗衬底、沉积诸如含稀土金属的膜之类的膜、执行竖向蚀刻、退火、执行横向蚀刻、将衬底暴露于不同气体、以及根据所公开的实施方式的其它合适的功能。气锁930和处理模块920a-920d可以被称为“站”。每个站具有将站与vtm938连接的小面(facet)936。在每个小面内，当在各个站之间移动时，传感器1-18用于检测晶片926的通过。

机器手922在站之间传送晶片926。在一个实施方式中，机器手922具有一个臂，并且在另一个实施方式中，机器手922具有两个臂，其中每个臂具有末端执行器924以拾取诸如用于运输的晶片926之类的晶片。在大气转移模块(atm)940中的前端机器手932用于将晶片926从装载端口模块(lpm)942中的盒或前开口统一盒(foup)934转移到气锁930。处理模块920a-920d内的模块中心928是用于放置晶片926的一个位置。atm940中的对准器944用于对准晶片。

在示例性处理方法中，将晶片放置在lpm942中的foup934中的一个中。前端机器手932将晶片从foup934传送到对准器944，这使晶片926能在被蚀刻或处理之前被正确地对准。在对准之后，晶片926由前端机器手932移动到气锁930中。因为气锁930具有匹配atm40和vtm38之间的环境的能力，所以晶片926能够在两个压力环境之间移动而不被损坏。从气锁930，晶片926由机器手922通过vtm938移动并进入处理模块920a-920d中的一个中。为了实现这种晶片移动，机器手922在其每个臂上使用端部执行器924。一旦晶片926已经被处理，其通过机器手922从处理模块920a-920d移动到气锁930。从这里，晶片926可以由前端机器手932移动到foup934中的一个或到对准器944。

应当注意，控制晶片移动的计算机可以是在集群架构的本地、或者可以位于制造车间中的集群架构外部、或者位于远程位置且经由网络连接到集群架构。上面关于图8描述的控制器可以利用图9中的工具来实现。

实验

实验1

进行了使用气体前体和等离子体在衬底上沉积保形的含钇的膜的实验。通过用hf预清洗衬底并将衬底暴露于h2等离子体来制备衬底。

在第一实验中，在具有50毫托的压强的室中在360℃的衬底温度下将预清洗的图案化衬底暴露于三(丁基环戊二烯基)钇(iii)气体。含钇膜被保形沉积并沉积在衬底中的特征底部处，厚度为11nm。图10a示出了所得衬底的sem图像。

在第二实验中，将预清洗的图案化衬底暴露于在具有50毫托的压强的室中在360℃的衬底温度下点燃三(丁基环戊二烯基)钇(iii)气体而产生的等离子体。含钇膜被保形沉积并沉积在衬底中特征的底部处，厚度为14nm。图10b示出了所得衬底的sem图像。

在第二实验中，将预清洗的图案化衬底暴露于在具有130毫托的压强的室中在360℃的衬底温度下点燃三(丁基环戊二烯基)钇(iii)气体而产生的等离子体。含钇膜被保形沉积并沉积在衬底中特征的底部处，厚度为18nm。图10c示出了所得衬底的sem图像。

等离子体沉积的膜展现出更大的沉积厚度，并且较高的压力也导致较厚的膜的沉积。

实验2

针对硅半导体衬底的不同深度处的钇浓度进行实验。将衬底暴露于通过在350℃的衬底温度下在具有50毫托的压强的室中点燃三(丁基环戊二烯基)钇(iii)气体而产生的等离子体。将钇浓度相对于沉积深度绘图，如图11中的虚线1101所示。衬底在750℃的温度下退火，这导致如图11中的实线1103所示的钇在硅衬底中的更深的掺杂和更多的扩散。在950℃的温度下退火的衬底导致由于如图11中的虚线1105所示的外扩散而造成的在硅衬底中的钇的浅掺杂。通过快速热退火对衬底进行退火。在950℃的高温下退火导致硅衬底中较少的扩散。

实验3

对于特定沉积时间，对硅半导体衬底的各个深度处的钇浓度进行实验。利用氦气载气在具有130毫托的压强的室中在350℃的衬底温度下将衬底暴露于三(丁基环戊二烯基)钇(iii)气体120秒。所得到的钇浓度示于图12a。这些结果表明，使用不含等离子体的仅气体沉积也可适于实现钇扩散。

将衬底暴露于通过在具有130毫托的压强的室中在350℃的衬底温度下利用氦气载气点燃三(丁基环戊二烯基)钇(iii)气体20秒而产生的等离子体。相对于沉积深度绘制钇浓度，如图12b中的虚线1201所示。将衬底暴露于通过在具有130毫托的压强的室中在350℃的衬底温度下利用氦气载气点燃三(丁基环戊二烯基)钇(iii)气体60秒所产生的等离子体。相对于沉积深度绘制钇浓度，如图12b中的虚线1203所示。较长的沉积时间导致在硅衬底上沉积较厚的沉积的含钇膜并允许钇更深地扩散到硅中。

结论

虽然为了清楚理解的目的已经相当详细地描述了前述实施方式，但显而易见的是，可以在所附权利要求的范围内实施某些改变和修改。应当注意，存在实现本实施方式的工艺、系统和设备的许多替代方式。因此，本发明的实施方式被认为是说明性的而不是限制性的，并且实施方式不限于本文给出的细节。