一种降低SiC外延晶片表面三角形缺陷的外延方法与流程

文档序号:12788031阅读:1102来源:国知局
一种降低SiC外延晶片表面三角形缺陷的外延方法与流程

本发明涉及半导体技术领域,特指一种降低SiC外延晶片表面三角形缺陷的外延方法。



背景技术:

碳化硅(SiC)材料作为一种优良的第三代半导体材料,由于其禁带宽度大、击穿场强高、热导率高、电子饱和漂移速率高,以及耐高温、抗辐射和化学稳定性好等优良理化特性,成为制备高端功率半导体器件的关键性材料。

制备SiC器件的基本材料是SiC外延晶片,目前SiC外延晶片的制备工艺比较成熟,生产中通常使用外延方法是化学气相沉积法(CVD)法,具有外延层质量好、掺杂浓度易于控制、可重复性好和生产效率高等优势,是目前大批量生产SiC外延晶片的主要方法。但是,受限于SiC衬底本身的质量水平,以及外延过程中新产生的或放大的缺陷,SiC表面的缺陷密度控制是衡量SiC外延晶片质量的关键指标,其中尤其以三角形缺陷最为普遍而且较难控制。现有工艺虽然可以通过衬底原位刻蚀、变温生长、中断生长、甚至生长多层低速缓冲层与中断刻蚀相结合的方法,等等一系列耗时以及复杂工艺来改善三角形缺陷,抑制效果仍有待提高。因此,现有技术对SiC外延晶片表面的三角缺陷控制是制作高质量外延晶片的关键问题,以满足不断提高的器件制造工艺,最终提高产品良率并降低高质量功率器件的制造成本。

有鉴于此,本发明人提出以下技术方案。



技术实现要素:

本发明的目的在于克服现有技术的不足,提供一种降低SiC外延晶片表面三角形缺陷的外延方法。

为了解决上述技术问题,本发明采用了下述技术方案:该降低SiC外延晶片表面三角形缺陷的外延方法包括以下步骤:S001:将SiC衬底放入传递仓内的生长托盘之上,使用机械手将生长托盘连同SiC衬底一起放入反应室内的生长位置;S002:反应室在氢气氛围下维持主气流在80~120slm,设定压力为80~150mbar,升温至外延生长所需要的温度1500~1700℃;S003:向反应室通入小流量的乙烯及三氯氢硅,生长一层超低C/Si比的低速N型掺杂外延缓冲层;S004:维持生长温度不变,切换乙烯和三氯氢硅的流量,生长一层高C/Si比的低速外延缓冲层;S005:维持生长温度不变,将乙烯和三氯氢硅的流量逐渐增加,过渡至常规生长条件所需要的稳定流量,在特定生长速率下制备高质量的外延层;S006:反应室降温至设备待机温度600~900℃;S007:使用机械手和通过传递仓取出外延晶片,然后对外延晶片进行检测、清洗、封装。

进一步而言,上述技术方案中,在S003中,所述的通入小流量的乙烯是指通过质量流量计MFC精确控制气流量<50sccm,来控制反应室内碳源的通入速率;通入小流量三氯氢硅是指在维持三氯氢硅液体鼓泡平温度为18~22℃和压强为1300~1800mbar的情况下,通过质量流量计MFC控制作为载气三氯氢硅的氢气流量<120sccm,来控制反应室内硅源的通入速率;超低C/Si比是指C/Si比值低于0.7;低速外延是指生长速率<8μm/h,该缓冲层为N型外延层,采用N2作为掺杂源,掺杂浓度为1~8E18cm-3范围,生长厚度范围在0.1~5.0μm。

进一步而言,上述技术方案中,所述超低C/Si比是指C/Si比值在0.4~0.7之间。

进一步而言,上述技术方案中,所述乙烯流量为20~25sccm;氢气载气流量为100~110sccm,其携带三氯氢硅;超低C/Si比为0.54。

进一步而言,上述技术方案中,在S004中,所述的切换乙烯和三氯氢硅的流量是指通过质量流量计MFC精确控制乙烯气流量<50sccm,来控制反应室内碳源的通入速率;在维持三氯氢硅液体鼓泡平温度18~22℃和压强1300~1800mbar的情况下,通过质量流量计MFC控制作为载气三氯氢硅的氢气流量<60sccm,来控制反应室硅源的通入速率;高C/Si比是指C/Si比值在1.1~1.5之间,使反应室内的C原子数高于Si原子数;低速外延是指生长速率<8um/h,该缓冲层为N型外延层,采用N2作为掺杂源,掺杂浓度为1~8E18cm-3范围,生长厚度范围在0.1~5.0μm。

进一步而言,上述技术方案中,所述乙烯流量为20~25sccm;氢气载气流量为40~60sccm,其携带三氯氢硅;高C/Si比为1.2。

进一步而言,上述技术方案中,在S005中,所述的常规生长条件所需要的稳定流量是指乙烯流量为50~300sccm,作为三氯氢硅载气的氢气流量在150~500sccm;特定生长速率为20~100um/h。

进一步而言,上述技术方案中,常规生长条件所需要的稳定流量是指乙烯流量为200~300sccm,作为三氯氢硅载气的氢气流量在400~500sccm;特定生长速率为20~100um/h。

进一步而言,上述技术方案中,在S005中,还通入200~250sccm的高纯N2制备高质量的N型低掺杂外延层;C/Si比为1.10,得到的外延层厚度为100μm,掺杂浓度为5.3E14cm-3

采用上述技术方案后,本发明与现有技术相比较具有如下有益效果:

1、本发明可以将三角形缺陷降低至超低水平(三角缺陷密度≤0.1ea/cm2),而且保持外延晶片表面整体缺陷密度<0.2ea/cm2,令本发明具有极强的市场竞争力。

2、本发明抑制SiC外延晶片表面三角缺陷效果明显,而避免了耗时的衬底原位刻蚀、变温生长、中断生长、甚至生长多层低速缓冲层与中断刻蚀相结合的方法等一系列复杂工艺,相比之下具有效率高、效果好的优势。

3、本发明可降低并改善三角形缺陷密度,且不引起其它种类缺陷的增加,因而可维持总体缺陷在低缺陷密度水平。

4、本发明适用于不同厚度的外延层生长,均可起到良好效果,对于厚外延层,通常表面缺陷会偏多,而本发明尤其适用于100微米规格以及更厚的外延层产品,且采用本发明制作的SiC外延晶片,适于作高品质、高良率的高端功率电子器件。

附图说明:

图1是本发明的步骤图;

图2是本发明制备的SiC外延晶片表面缺陷分布图。

图3是本发明制备的SiC外延晶片表面形貌图。

具体实施方式:

下面结合具体实施例和附图对本发明进一步说明。

结合图1所示,本发明为一种降低SiC外延晶片表面三角形缺陷的外延方法,该外延方法包括以下步骤:

S001:将SiC衬底放入传递仓内的生长托盘之上,使用机械手将生长托盘连同SiC衬底一起放入反应室内的生长位置;

S002:反应室在氢气氛围下维持主气流在80~120slm,设定压力为80~150mbar,升温至外延生长所需要的温度1500~1700℃;

S003:向反应室通入小流量的乙烯(C2H6)及三氯氢硅(SiHCl3,简称TCS),生长一层超低C/Si比的低速N型掺杂外延缓冲层;具体而言,所述的通入小流量的乙烯是指通过质量流量计MFC精确控制气流量<50sccm,来控制反应室内碳源的通入速率;通入小流量三氯氢硅是指在维持三氯氢硅液体鼓泡平温度为18~22℃和压强为1300~1800mbar的情况下,通过质量流量计MFC控制作为三氯氢硅载气的氢气流量<120sccm,来控制反应室内硅源的通入速率;超低C/Si比是指C/Si比值低于0.7;低速外延是指生长速率<8μm/h,该缓冲层为N型外延层,采用N2作为掺杂源,掺杂浓度为1~8E18cm-3范围,生长厚度范围在0.1~5.0μm;

S004:维持生长温度不变,切换乙烯和三氯氢硅的流量,生长一层高C/Si比的低速外延缓冲层;具体而言,所述的切换乙烯和三氯氢硅的流量是指通过质量流量计MFC精确控制乙烯气流量<50sccm,来控制反应室内碳源的通入速率;在维持三氯氢硅液体鼓泡平温度18~22℃和压强1300~1800mbar的情况下,通过质量流量计MFC控制作为三氯氢硅载气的氢气流量<60sccm,来控制反应室硅源的通入速率;高C/Si比是指C/Si比值在1.1~1.5之间,使反应室内的C原子数高于Si原子数;低速外延是指生长速率<8um/h,该缓冲层为N型外延层,采用N2作为掺杂源,掺杂浓度为1~8E18cm-3范围,生长厚度范围在0.1~5.0μm;

S005:维持生长温度不变,将乙烯和三氯氢硅的流量逐渐增加,过渡至常规生长条件所需要的稳定流量,在特定生长速率下制备高质量的外延层;其中,还通入200~250sccm的高纯N2制备高质量的N型低掺杂外延层;C/Si比为1.10,得到的外延层厚度为100μm,掺杂浓度为5.3E14cm-3;具体而言,所述的常规生长条件所需要的稳定流量是指乙烯流量为50~300sccm,作为三氯氢硅载气的氢气流量在150~500sccm;特定生长速率为20~100um/h;

S006:反应室降温至设备待机温度600~900℃;

S007:使用机械手和通过传递仓取出外延晶片,然后对外延晶片进行检测、清洗、封装。

作为优选的实施例,在S003中,所述超低C/Si比是指C/Si比值在0.4~0.7之间。所述乙烯流量为20~25sccm;氢气载气流量为100~110sccm,其携带三氯氢硅;C/Si比为0.54。

作为优选的实施例,在S004中,所述乙烯流量为20~25sccm;氢气载气流量为40~60sccm,其携带三氯氢硅;C/Si比为1.2。

作为优选的实施例,在S005中,常规生长条件所需要的稳定流量是指乙烯流量为200~300sccm,作为三氯氢硅载气的氢气流量在400~500sccm;特定生长速率为20~100um/h。

上述实施例,经检测分析,结合图2所示,发明制作的SiC外延晶片经过CS920型设备扫描得出的表面缺陷:表面颗粒102的数量为1个、胡萝卜缺陷101的数量为1个、三角形缺陷103的数量为5个,其中表面颗粒有可能经过单片清洗机清洗掉;三角形缺陷居多(占缺陷总数的71%),平均密度为0.07ea/cm2;该SiC外延晶片表面缺陷总体密度为0.1ea/cm2。另外,结合图3所示,SiC外延晶片表面的原子力显微镜AFM扫描结果,31为中心区域扫描表面形貌,无可见缺陷且粗糙度Ra=0.297nm,32为边缘区域扫描表面形貌,无可见缺陷且粗糙度Ra=0.232nm。对于外延层达到100um的厚外延晶片产品,这个粗糙度的结果是优良的(通常Ra<0.5nm的表面即符合产品要求)。也就是说,本发明可以将三角形缺陷降低至超低水平(三角缺陷密度≤0.1ea/cm2),而且保持外延晶片表面整体缺陷密度<0.2ea/cm2,令本发明具有极强的市场竞争力。

综上所述,本发明抑制SiC外延晶片表面三角缺陷效果明显,而避免了耗时的衬底原位刻蚀、变温生长、中断生长、甚至生长多层低速缓冲层与中断刻蚀相结合的方法等一系列复杂工艺,相比之下具有效率高、效果好的优势。本发明可降低并改善三角形缺陷密度,且不引起其它种类缺陷的增加,因而可维持总体缺陷在低缺陷密度水平。本发明适用于不同厚度的外延层生长,均可起到良好效果,对于厚外延层,通常表面缺陷会偏多,而本发明尤其适用于100微米规格以及更厚的外延层产品,且采用本发明制作的SiC外延晶片,适于作高品质、高良率的高端功率电子器件。

当然,以上所述仅为本发明的具体实施例而已,并非来限制本发明实施范围,凡依本发明申请专利范围所述构造、特征及原理所做的等效变化或修饰,均应包括于本发明申请专利范围内。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1