半导体装置和制造半导体装置的方法与流程

本发明涉及一种半导体装置和一种制造半导体装置的方法。

背景技术：

在集成电路封装技术的一方面中，可形成且最初可以是隔离的个别半导体裸片。这些半导体裸片接着可接合到一起，且所得裸片堆叠体可使用在裸片堆叠体的底部裸片上的连接件连接到其他封装件组件，例如封装件衬底(例如，插置件、印刷电路板和类似物)。

所得封装件被称作三维集成电路(3dic)。裸片堆叠体的顶部裸片可通过在裸片堆叠体的底部裸片中的互连结构电连接到其它封装件组件(例如，贯穿衬底通路(tsv))。然而，现有3dic封装件可包含许多限制。举例来说，接合的裸片堆叠体与其它封装件组件可产生大的形状因子且可能需要复杂散热特征件。而且，底部裸片的现有互连结构(例如，tsv)可能在制造上昂贵且产生长的传导路径(例如，信号/电源路径)到裸片堆叠体的顶部裸片。

技术实现要素：

优先权请求和交叉参考案

本申请案请求于2016年3月9日申请的美国临时申请案第62/305,950号的权益，所述申请案以全文参考的方式并入。

本发明的一些实施例提供一种半导体装置，其包含：第一裸片，其包含信号垫区和电源垫区；重布线层(rdl)，其在所述第一裸片上方；多个第一连接件，其在所述rdl上方且在与所述第一裸片相对的所述rdl的一侧；多个第二连接件，其在所述rdl上方且在与所述第一裸片相对的所述侧；第二裸片，其包含信号垫区和电源垫区；其中所述第二裸片与所述第一裸片面对面且通过所述第一连接件和所述rdl电连接到所述第一裸片，其中所述第二裸片的中心相对于所述第一裸片的中心侧向偏移，以便将所述第一裸片的所述信号垫区对应于所述第二裸片的所述信号垫区；以及封装件衬底，通过所述第二连接件和所述rdl接合到所述第一裸片。

本发明的一些实施例提供一种半导体装置，其包含：第一裸片；重布线层(rdl)，其在所述第一裸片上方；多个第一连接件，其在所述rdl上方且在与所述第一裸片相对的所述rdl的一侧；多个第二连接件，其在所述rdl上方且在与所述第一裸片相对的所述侧；第二裸片，其包含信号垫区和电源垫区；其中所述第二裸片与所述第一裸片面对面且通过所述第一连接件和所述rdl电连接到所述第一裸片，其中所述第二裸片的中心相对于所述第一裸片的中心侧向偏移；以及封装件衬底，其通过所述第二连接件和所述rdl接合到所述第一裸片，其中所述封装件衬底包含凹槽，收纳所述第二裸片；其中至少部分的所述第二连接件侧向延伸超过所述第一裸片的边缘。

本发明的一些实施例提供一种用于制造半导体装置的方法，其包含：提供第一裸片，所述第一裸片包含信号垫区和电源垫区；在所述第一裸片上方形成重布线层(rdl)；在所述rdl上方且在与所述第一裸片相对的一侧形成多个第一连接件；在所述rdl上方且在与所述第一裸片相对的所述侧形成多个第二连接件；通过所述第一连接件面对面地接合第二裸片到所述第一裸片，其中所述第二裸片的中心相对于所述第一裸片的中心侧向偏移；以及通过所述第二连接件将所述封装件衬底接合到所述第一裸片。

附图说明

将在与随附图式一起阅读下列详细说明下最佳地理解本发明的方面。请注意，根据业界标准作法，各种特征未依比例绘制。事实上，为了使讨论内容清楚，各种特征的尺寸可任意放大或缩小。

图1a到1s是根据本发明的例示性实施例的绘示制造半导体封装件的各种中间阶段的剖面图；

图2是根据本发明的另一实施例的绘示半导体封装件的剖面图；

图3是根据本发明的又一实施例的绘示半导体封装件的剖面图；且

图4是根据本发明的又再一实施例的绘示半导体封装件的剖面图。

具体实施方式

下列揭露提供许多用于实施所提供目标的不同特征的不同实施例或实例。为了简化本发明，在下文中描述组件和配置的具体实例。当然，这些仅为实例而非既定为限制性的。举例来说，在以下说明中，第一特征形成在第二特征上方或上可包含第一特征与第二特征经形成为直接接触的实施例，且也可包含额外特征可形成在第一特征与第二特征之间而使得第一特征第二特征不可直接接触的实施例。此外，本发明可在各种实例中重复参考编号和/或字母。此重复为了简单与清楚的目的，且其本身并不决定所讨论各种实施例与/或构形之间的关系。

再者，空间相关词语，例如“在...之下”、“下面”、“下”、“上面”、“上”和类似词语，可为了使说明书便于描述如图式中所绘示的一个组件或特征与另一个(或多个)组件或特征的相对关系而用于本文中。除了图式中所绘的定向外，这些空间相对词语也既定用来涵盖装置在使用中或操作时的不同定向。所述设备可以其他方式定向(旋转90度或于其它定向)，因此，在本文中所使用的这些空间相关说明符可以类似方式加以解释。

虽然用来阐述本发明宽广范围的数值范围和参数是近似值，但是尽可能精确地报告在具体实例中所提出的数值。然而，任何数值固有地含有某些必然从相应测试测量中所发现的标准偏差所导致的误差。而且，如本文中所使用，词语“约”一般意指在距给定值或范围的10％、5％、1％或0.5％内。替代地，词语“约”意指在所属领域的一般技术人员所认知的平均值的可接受标准误差内。除操作/工作实例外，或除非有另行具体指明，否则在所有情况下，所有的数值范围、量、值和百分比，例如本文中所揭示的用于材料数量、时间持续期间、温度、操作条件、量的比和类似者，应理解成以词语“约”所修饰者。因此，除非另外指示，否则本发明和所附申请专利范围中所提出的数值参数是可依所欲变化的近似值。至少，各数值参数应至少按照所报告的有效位数的数目且通过施加习知四舍五入技术而加以解释。本文中，范围可表示成从一个端点到另一个端点或在两个端点之间。除非有另行指明，否则本文中所揭露的所有范围包括端点。

各种实施例可包含多个第一裸片(例如，内存裸片)，所述第一裸片通过形成在第二裸片上的第一输入/输出(i/o)垫和重布线层(rdl)电连接到一或多个第二裸片(例如，逻辑裸片)。所得裸片堆叠体可通过第二i/o垫和第二裸片的rdl接合到另一封装件组件，例如插置件、封装件衬底、印刷电路板和类似物。封装件衬底可包含空腔，且第一裸片可设置在空腔中。因此，可制作在相对低成本具有相对小的形状因子且具有相对短的传导路径(例如，信号/电源路径)的三维集成电路(3dic)，例如扇出式封装件上芯片。而且，一或多个散热特征件可独立形成在第一和/或第二裸片的相对表面上。

图1a到1l是根据各种实施例的绘示制造集成电路(ic)封装件100(见图1r)的各种中间阶段的剖面图。图1a绘示裸片10。裸片10可包含衬底、有源装置和互连层(未绘示)。衬底可以是主体硅衬底，但也可使用其它半导体材料，包含第iii族、第iv族和第v族元素。另外，衬底可以是绝缘体上硅(soi)衬底。有源装置例如晶体管可形成在衬底的顶部表面上。互连层可形成在有源装置和衬底上方。

互连层可包含形成在衬底上方的层间介电(ild)/金属间介电(imd)层。ild和imd可由具有k值(例如低于约4.0或甚至约2.8)的低k介电材料形成。在一些实施例中，ild和imd包括氧化硅、sicoh和类似物。

包含一或多个接触垫的接触层12形成在互连结构上方且可通过在互连层中的各种金属线和金属通路电耦合到有源装置。在接触层12中的接触垫可由金属材料制成，例如铝，但也可使用其它金属材料。可使用非有机材料，例如氧化硅、未掺杂硅酸盐玻璃、氧氮化硅和类似物在接触层12上方形成钝化层(未绘示)。钝化层可延伸到接触层12中的接触垫的边缘部分上方并覆盖所述边缘部分。开口可形成在覆盖接触垫的钝化层的部分中，以暴露至少接触层12中的接触垫的一部分。裸片10的各种特征件可通过任何适合的方法形成且不在此处进一步详述的。而且，裸片10可形成在晶片(未绘示)中且被单粒化。可在裸片10上进行功能测试。因此，图1a中的裸片10可仅包含已通过一或多个功能质量测试的已知良好裸片。

在裸片10的由上往下看的视图中(如图1b中所绘示)，裸片10可包含在接触层12上的信号垫区10a和电源垫区10b。信号垫区10a和电源垫区10b通过互连层耦合到有源装置的相关垫。然而，此处所绘示的信号垫区10a和电源垫区10b的构形不是本发明的限制且可取决于设计考虑而不同。

接下来，参考图1c，裸片10可放置在载体14上。载体14可由适合的材料制成，例如玻璃或载体胶带。裸片10可通过一或多个粘着层(未绘示)固定到载体14。粘着层可由任何暂时性粘着剂材料所形成，例如紫外光(uv)胶带、蜡、胶和类似物。在一些实施例中，粘着层可进一步包含裸片附接膜(daf)，其可在其在载体14上的放置之前已视需要地形成在裸片10下。在此例示性实施例中，替代于放置在载体14的中心上，放置在载体14上的裸片10偏离载体14的中心。尤其，比起另一侧，裸片10更靠近载体14的一侧。

在图1d中，模塑料16可形成在载体14上并覆盖裸片10的顶部表面。模塑料16可包含任何适合的材料，例如环氧树脂、成型底胶填充和类似物。用于形成模塑料16的适合方法可包含压缩成型、转移成型、液体囊封剂成型和类似者。举例来说，模塑料16可以液体形式分注到载体14上。接着可进行固化制程以固化模塑料16。

在图1e中，可在模塑料16上进行平坦化制程，例如研磨制程(例如，化学机械抛光(cmp)、机械研磨)或回蚀，以暴露在裸片10上的接触层12(和任何于其中的接触垫)。在裸片10(未绘示)的由上往下看的视图中，模塑料16可圈住裸片10。

图1f绘示在裸片10和模塑料16上方的重布线层(rdl)18的形成。如图1f中所绘示，rdl18可侧向延伸超过模塑料16上方的裸片10的边缘。rdl18可包含形成在一或多个聚合物层22中的互连结构20。聚合物层22可使用任何适合的方法(例如旋转涂布技术和类似者)而由任何适合的材料(例如，聚酰亚胺(pi)、聚苯并恶唑(pbo)、苯并环丁烷(bcb)、环氧化物、聚硅氧、丙烯酸酯、纳米填充的酚树脂、硅氧烷、氟化聚合物、聚降冰片烯和类似物)形成。

互连结构20(如导线和/或导电通路)可形成在聚合物层22中且电连接到裸片10的接触层12。互连结构20的形成可包含图案化聚合物层22(例如，使用光微影与蚀刻制程的组合)和形成互连结构20(例如，沉积晶种层和使用屏蔽层以界定互连结构20的形状)在图案化的聚合物层22中。互连结构20可由铜或铜合金形成，但也可使用其它金属，例如铝、金和类似物。互连结构20可电连接到裸片10中的接触层12中的接触垫(和所得有源装置)。

图1g和1h绘示在rdl18上方的连接件24和26的形成。值得注意的是，连接件24和26形成在裸片10的相同侧上(即，在与rdl18相同的表面上)。连接件24和26可使用任何适合的方法而由任何适合的材料(例如，铜、焊料和类似物)形成。在一些实施例中，连接件24和26的形成可先包含凸块下金属(ubm)24'/26'的形成，所述凸块下金属24'/26'通过rdl18电连接到在裸片10中的有源装置。连接件24和26可侧向延伸超过裸片10的边缘以形成扇出式互连结构。纳入rdl18可增加连接到裸片10的连接件24和26(例如，输入/输出垫)的数目。连接件24和26的增加的数目可允许在后续形成的封装件(例如，图1r的封装件100)中有增加的能带宽度、增加的加工速度(例如，由于更短传讯路径所致)、更低电源消耗(例如，由于更短电源传导路径所致)和类似物。在例示性实施例中，部分连接件24侧向延伸超过裸片10，且其余部分的连接件24在裸片10正上方。相似地，部分的连接件26侧向延伸超过裸片10且其余部分的连接件26在裸片10正上方。

而且，连接件24与26可在大小上变化。举例来说，连接件24可以是具有约40μm或更大的节距的微凸块，而连接件26可以是具有约140μm到约150μm的节距的控制塌陷高度芯片连接(c4)凸块。在替代性实施例中，连接件24和26可包含不同尺寸。因此，如图1g和1h中所绘示，连接件24可在连接件26之前形成以允许大小差异。

连接件24与26的不同大小可允许不同电气装置(例如，具有不同大小的连接件)被接合到裸片10。举例来说，连接件24可用来将裸片10电连接到另一裸片32(见图1i)，且连接件26可用来将裸片10电连接到封装件衬底(例如，印刷电路板、插置件和类似物，如将于后续讨论者)。而且，因为连接件24和26形成在裸片10的相同侧上，所以不同电气装置也可接合到裸片10的相同侧。虽然绘示裸片10与rdl18的特别构形，替代性构形(例如，具有不同数目的rdl18和/或连接件24/26)可应用于替代性实施例。在例示性实施例中，裸片10具有大于裸片32的裸片大小。

在图1i中，裸片32可通过连接件24(例如，通过回焊连接件24)面对面地接合到裸片10，以形成裸片堆叠体10/32。裸片32可通过rdl18电连接到在裸片10中的有源装置。在一些实施例中，裸片32可以是接合到裸片10的内存裸片(例如，高能带宽度内存(hbm)裸片)，裸片10可以是提供控制功能给内存裸片32的逻辑裸片。在替代性实施例中，其它种类的裸片可包含在裸片堆叠体10/32中。接下来，如图1j中所绘示，底胶填充34可分注在裸片32与rdl18之间围绕连接件24。底胶填充34可为连接件24提供支撑。

在裸片32的由上往下看的视图中(如图1k中所绘示)，裸片32可包含在裸片32上的信号垫区32a和电源垫区32b。信号垫区32a和电源垫区32b通过互连层耦合到有源装置的相关垫。然而，此处所绘示的信号垫区32a和电源垫区32b的构形不是本发明的限制且可取决于设计考虑而不同。

在裸片10、32和rdl18的由上往下看的视图中(如图1l中所绘示)，可看到裸片32可设置成延伸在裸片10上方以便允许信号垫32a至少部分覆盖信号垫10a。与现有裸片堆叠方法相比，所述实施例提供一种具有偏移的裸片放置的裸片堆叠方法。以这种方式，信号垫区32a可更靠近信号垫区10a。裸片32的信号垫可经由在rdl18中具有更少或没有添加侧向路由的更短连接路径耦合到裸片10的对应垫。在例示性实施例中，为了达成在垫区10a的垫与垫区32a的垫之间更短连接路径，垫区10a的垫可特别经排列以映照垫区32a的对应垫的位置。在一些实施例中，如图1m到1o中所绘示，裸片32可在各侧向方向上偏移甚至更多，其中裸片10和32的边缘可侧向超过rdl18的边缘。只要信号垫区10a、32a、电源垫区10b和32b都放置在rdl18的的范围中，那么这些实施例都处在本发明的范围内。

图1p绘示使用任何适合的方法的从裸片堆叠体10/32去除载体14。举例来说，在裸片10与载体14之间的粘着剂由uv胶带形成的一实施例中，可通过uv光曝光粘着剂层去除裸片10。之后，可单粒化裸片堆叠体10/32以封装在ic封装件中。裸片堆叠体10/32的单粒化可包含适合的拾取和放置工具的使用。

接下来，如图1q中所绘示，裸片堆叠体10/32可通过连接件26接合到封装件衬底30。可在连接件26上进行回焊以将裸片堆叠体10/32接合到封装件衬底30。如图1q中所绘示，底胶填充46可分注在裸片堆叠体10/32与封装件衬底30之间围绕连接件26。底胶填充46可与底胶填充34实质上相似。封装件衬底30可以是如例示性实施例中所绘示的插置件。

而且，封装件衬底30可包含贯穿孔36，其可使用适合的方法形成在封装件衬底30中。举例来说，贯穿孔36可使用激光钻孔制程形成。封装件衬底30的构形可经设计以便有源互连结构38(例如，电源、接地和/或信号层)可经路由以避开贯穿孔36。因此，贯穿孔36可以是实质上不干扰封装件衬底30的功能性。

当裸片堆叠体10/32接合到封装件衬底30时，裸片32可设置，至少部分地在贯穿孔36中。因此，接合的结构可有利地具有相对更小形状因子和更高能带宽度。而且，裸片32可通过rdl18和连接件24/26电连接到封装件衬底30。在一些实施例中，裸片10可包含更少或实质上不含用来将裸片32电连接到封装件衬底30的贯穿衬底通路(tsv)。tsv的减少的数目可降低制造裸片10的成本。

接下来，参考图1r，散热特征件40可设置在裸片10上方。散热特征件40可设置在与rdl18、连接件24和裸片32相对的裸片10的表面上。散热特征件40可以具有高热传导性，例如在约200瓦特/米·开氏温度(w/m·k)到约400w/m·k或更高的轮廓盖，且可使用金属、金属合金和类似物形成。举例来说，散热特征件40可包括金属和/或金属合金例如al、cu、ni、co、其组合和类似物。散热特征件40也可由复合材料所形成，例如碳化硅、氮化铝、石墨和类似物。在一些实施例中，散热特征件40也可延伸在模塑料16的表面上方。

接面材料42可设置在散热特征件40与裸片10/模塑料16之间。接面材料42可包含热接面材料(tim)，例如具有良好热传导性的聚合物，所述良好热传导性可在约3瓦特/米·开氏温度(w/m·k)到约5w/m·k之间或更高。因为tim可具有良好热传导性，所以tim可直接设置在(例如，接触)裸片10与散热特征件40之间。而且，接面材料42也可包含粘着剂(例如，环氧化物、硅树脂和类似物)以将散热盖40固定到裸片10/模塑料16。所使用粘着剂可具有优选粘附力以及低于tim的热传导性。举例来说，所使用粘着剂可具有低于约0.5w/m·k的热传导性。因此，接面材料42的粘着剂部分可设置在具有更低散热需求区域上方(例如，在模塑料16的表面上方)。

在散热特征件40的附接之后，可进行标记制程(如激光标记)以标记封装件100。而且，如图1r中所绘示，连接件44(例如，球栅阵列(bga)球)设置在与连接件26和裸片10相对的封装件衬底30的表面上。连接件44可用来将封装件100电连接到母板(未绘示)或电气系统的另一装置组件。

在封装件粒100的由上往下看的视图中(如图1s中所绘示)，封装件衬底30可圈住裸片堆叠体10/32。裸片32可设置在贯穿孔36中。替代于设置在衬底30的中心，比起另一侧，贯穿孔36可更靠近封装件衬底30的一侧设置。因此，整体连接件44可设置成如图1s中所绘示的不对称正方形环44a。举例来说，不对称正方形环44a的左侧可包含两行连接件44，且不对称正方形环44a的右侧可包含六行连接件44。

封装件衬底30可以是插置件、印刷电路板(pcb)和类似物。举例来说，图2是根据本发明的另一实施例所绘示的封装件200。封装件200的封装件衬底30进一步包含芯37和设置在芯37的两侧上的一或多个层增层39a和39b。互连结构38(例如，导线、通路和/或贯穿通路)可包含在封装件衬底30中，以提供功能电气目的例如电源、接地和/或信号层。封装件衬底30包含在面对裸片10的增层39a中的凹槽36'。裸片32至少部分被凹槽36'接收。图3是根据本发明的又一实施例所绘示的封装件300。封装件300的封装件衬底30是pcb，且连接件26可以是bga球。

图4分别绘示半导体封装件400的剖面图。封装件400可与封装件100实质上相似，其中类似参考编号表示类似组件。然而，封装件400可进一步包含另一裸片11。裸片10和11可以是相同扇出式封装件的部件。举例来说，裸片10和11可并排设置且可被模塑料16环绕，且rdl18可形成在裸片10和11的表面上。在所述实施例中，裸片10可包含复杂功能，且裸片11可包含电源相关功能。举例来说，裸片10可以是芯片上系统(soc)ic，且裸片11可以是集成电压调节器(ivr)ic或电源管理ic。rdl18可电连接裸片10和11。

在所述实施例中，至少裸片10的信号垫区10a的一部分的信号垫通过rdl18电连接到至少裸片32的信号垫区32a的一部分的信号垫。至少裸片10的一部分的其余垫通过rdl18和连接件44电连接到外部装置。至少裸片11的一部分的垫通过rdl18和连接件44电连接到外部装置。在一些实施例中，裸片11也可通过rdl18电连接到裸片32。而且，裸片10与11可以实质上齐平。裸片10和11的形成可与如图1a到1s中所绘示的制程实质上相似，但单粒化可在不同位置进行(例如，拾取和放置工具的切割线可建构在不同位置)。

因此，如上所述，封装件衬底可包含偏离封装件衬底中心的空腔。第一裸片可接合到封装件衬底。其中空腔可在与第一裸片相同的封装件衬底的一侧上或在与第一裸片相对的封装件衬底的一侧上。第二裸片可接合到第一裸片，其中第二裸片的中心偏离第一裸片的中心，且第二裸片可设置在空腔中。

本发明的一些实施例提供一种半导体装置，其包含：第一裸片，其包含信号垫区和电源垫区；重布线层(rdl)，其在所述第一裸片上方；多个第一连接件，其在所述rdl上方且在与所述第一裸片相对的所述rdl的一侧；多个第二连接件，其在所述rdl上方且在与所述第一裸片相对的所述侧；第二裸片，其包含信号垫区和电源垫区；其中所述第二裸片与所述第一裸片面对面，且通过所述第一连接件和所述rdl电连接到所述第一裸片，其中所述第二裸片的中心相对于所述第一裸片的中心侧向偏移，以便将所述第一裸片的所述信号垫区对应于所述第二裸片的所述信号垫区；以及封装件衬底，其通过所述第二连接件和所述rdl接合到所述第一裸片。

本发明的一些实施例提供一种半导体装置，其包含：第一裸片；重布线层(rdl)，其在所述第一裸片上方；多个第一连接件，其在所述rdl上方且在与所述第一裸片相对的所述rdl的一侧；多个第二连接件，其在所述rdl上方且在与所述第一裸片相对的所述侧；第二裸片，其包含信号垫区和电源垫区；其中所述第二裸片与所述第一裸片面对面且通过所述第一连接件和所述rdl电连接到所述第一裸片，其中所述第二裸片的中心相对于所述第一裸片的中心侧向偏移；以及封装件衬底，其通过所述第二连接件和所述rdl接合到所述第一裸片，其中所述封装件衬底包含凹槽，收纳所述第二裸片；其中至少部分的所述第二连接件侧向延伸超过所述第一裸片的边缘。

本发明的一些实施例提供一种用于制造半导体装置的方法，其包含：提供第一裸片，所述第一裸片包含信号垫区和电源垫区；在所述第一裸片上方形成重布线层(rdl)；在所述rdl上方且在与所述第一裸片相对的一侧形成多个第一连接件；在所述rdl上方且在与所述第一裸片相对的所述侧形成多个第二连接件；通过所述第一连接件面对面地接合第二裸片到所述第一裸片，其中所述第二裸片的中心相对于所述第一裸片的中心侧向偏移；以及通过所述第二连接件将所述封装件衬底接合到所述第一裸片。

前面列述了数个实施例的特征，以使得所属领域的一般技术人员可更优选地理解本发明的方面。所属领域的一般技术人员应了解，其可既定地使用本发明作为用来设计或修改其他操作和结构的基础以实现本文中所介绍实施例的相同目的和/或达成本文中所介绍实施例的相同优点。所属领域的一般技术人员也应认识到，这些均等构造不会脱离本发明的精神和范围，且其可在不脱离本发明的精神和范围下做出各种改变、取代或替代。

此外，不既定将本申请案的范围限制于说明书中所描述的制程、机器、制造、物质的组成物、手段、方法和步骤的具体实施例。从本发明的揭露，所属领域的一般技术人员将易于了解到，可根据本发明利用目前存在或待于日后开发出的实施如本文中所述的相应实施例实质上相同功能或达成如本文中所述的相应实施例实质上相同结果的制程、机器、制造、物质的组成物、手段、方法或步骤。因此，随附申请专利范围既定在其范围中包含这些制程、机器、制造、物质的组成物、手段、方法或步骤。

符号说明

10裸片

10a信号垫区

10b电源垫区

12接触层

14载体

16模塑料

18重布线层

20互连结构

22聚合物层

24连接件

24'凸块下金属

26连接件

26'凸块下金属

30封装件衬底

32裸片

32a信号垫区

32b电源垫区

10/32裸片堆叠体

34底胶填充

36贯穿孔

36'凹槽

37芯

38有源互连结构

39a增层

39b增层

40散热特征件

42接面材料

44连接件

44a不对称正方形环

46底胶填充

100集成电路封装件

200封装件

300封装件

400封装件