积层电感器的制作方法

文档序号:11232808阅读:888来源:国知局
积层电感器的制造方法与工艺
本发明涉及电子器件
技术领域
,特别涉及一种积层电感器。
背景技术
:积层电感器一般包括芯层及设置于芯层两端的封端结构。芯层由多个片状部件相互层叠形成,而封端则起到固定片状部件,以及作为电极的作用。在将积层电感器需焊接在电路板上时,为保证焊接效果,封端结构的宽度需具有较大尺寸,以使积层电感器的电极与电路板上的电路接触良好。然而,由于现有的积层电感器的封端结构端头较宽,故导致在高频情况下积层电感器的寄生电容较大。因此,现有积层电感器的高频特性不佳,品质受到影响。技术实现要素:基于此,有必要针对现有积层电感器寄生电容较大的问题,提供一种能有效减小寄生电容的积层电感器。一种积层电感器,包括:芯层;呈片状的外侧积层,所述外侧积层覆设于所述芯层的一侧,所述外侧积层背向所述芯层的一侧设置有电极,且所述电极与所述芯层电连接;及封端组件,套设于所述芯层及所述外侧积层的两端,以固定所述芯层与所述外侧积层,且所述电极至少部分位于所述封端组件的覆盖区域的外部。在其中一个实施例中,所述电极呈片状。在其中一个实施例中,所述电极的表面与所述外侧积层背向所述芯层一侧的表面平齐。在其中一个实施例中,所述电极通过丝网印刷的方式形成于所述外侧积层上。在其中一个实施例中,所述电极为两个,且分别位于所述外侧积层相对两端的边缘。在其中一个实施例中,所述封端组件与所述芯层电连接,并部分覆盖所述电极,以使所述电极与所述芯层实现电连接。在其中一个实施例中,所述电极的材料为金属银。在其中一个实施例中,所述封端组件的材料为金属银。在其中一个实施例中,所述封端组件与所述芯层及所述外侧积层结合处覆设有金属镀膜层。在其中一个实施例中,所述芯层包括多层相互层叠设置的磁体层及非磁体层。上述积层电感器,外侧积层的表面设置有电极。将积层电感器焊接在电路板上时,电极与电路板接触,从而可增加接触面积。因此,与现有积层电感器相比,封端组件的宽度可进一步的减小。但是,由于电极增加了积层电感器与电路板的接触面积,故可保证焊接效果不变。由于减小了封端组件的宽度,而寄生电容的大小与封端组件的宽度直接相关。因此,上述积层电感器能有效地减小寄生电容,从而提升产品的品质。附图说明图1为本发明较佳实施例中积层电感器的结构示意图;图2为图1所示积层电感器的部分结构示意图;图3为图2所示积层电感器部分的爆炸图。具体实施方式为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。需要说明的是,当元件被称为“固定于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的
技术领域
的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。请参阅图1及图2,本发明较佳实施例中的积层电感器100包括芯层110、外侧积层120及封端组件130。请一并参阅图3,芯层110有多个片状部件依次层叠而成,为积层电感器100的核心结构。具体在本实施例中,芯层110包括多层相互层叠设置的磁体层111及非磁体层113。芯层110一般呈四边形。磁体层111上通过丝网印刷形成有导电图案。非磁体层113具有与磁体层111形状相同,且两个磁体层111之间间隔设置一个非磁体层113。外侧积层120呈片状。外侧积层120一般由绝缘材料制成。外侧积层120覆设于芯层110的一侧,且外侧积层120背向芯层110的一侧设置有电极121。电极121与芯层110电连接。具体的,可通过在芯层110及外侧积层120上打孔,并在通孔内形成电极引线,从而使电极121与芯层110实现电连接。将积层电感器100焊接在电路板上时,设有电极121的一侧朝向电路板。电极121与电路板接触,从而可增加接触面积。具体在本实施例中,电极121的材料为金属银。银是良好的导电材料,用作电极121的材料可使电极121的导电性更佳。在本实施例中,电极121呈片状。片状结构可在材料用量一定的情况下,增大电极121的表面积,故电极121与电路板接触的面积也会进一步增加。此外,电极121的材料一般为银等贵重金属。而片状结构则可在保证接触面积的同时,减少电极材料的用量,从而节约成本。封端组件130套设于芯层110及外侧积层120的两端,以固定芯层110与外侧积层120。具体的在本实施例中,封端组件130的材料为金属银。在制备过程中,将芯层110与外侧积层120贴合得到的半成品浸入银浆中,再进一步固化,便可形成封端组件130。其中,电极121至少部分位于封端组件130的覆盖区域的外部。因此,与现有积层电感器相比,封端组件130的宽度可进一步的减小。但是,由于电极121增加了积层电感器100与电路板的接触面积,故可保证焊接效果不变。由于减小了封端组件130的宽度,而寄生电容的大小与封端组件130的宽度直接相关。因此,积层电感器100能有效地减小寄生电容。下表1为本实施例中的积层电感器100相对于传统的积层电感器的q值对比:表1编号现结构封端宽度1新发明结构封端宽度2提升情况⒈100.25100.120%⒉100.26100.150%⒊100.24100.130%⒋90.26100.1311%⒌90.25100.1511%⒍80.26100.1425%⒎100.28100.130%⒏100.26100.120%⒐90.24100.1511%⒑90.25100.1311%⒒90.26100.1411%⒓90.26100.1511%⒔90.26100.1511%⒕100.25100.160%⒖100.24100.180%⒗100.25100.120%⒘100.25100.130%⒙100.25100.160%⒚100.26100.150%⒛90.24100.1411%最大值100.28100.18-最小值80.24100.12-平均值9.50.25410.00.1425%从表1中可以看出,积层电感器100的q值相对于传统积层电感器最大提升11%,平均提升5%。而q值是衡量电感器的重要指标。因此,积层电感器100的品质得到了有效的改善。同时,封端组件130的宽度减小,可减少形成封端组件130的材料的使用量,从而节约成本。在本实施例中,电极121的表面与外侧积层120背向芯层110一侧的表面平齐。电容器的原理相当于两个被电介质隔开的金属板。因此,任意突出于外侧积层120表面的金属结构都有可能形成一个类似于电容器的结构而使积层电感器100在工作过程中产生额外的电容。通过使电极121与外侧积层120的表面平齐,可避免在外侧积层120的表面产生弯折、转角、凸起等结构,从而防止形成两个金属相对的结构,进一步减小寄生电容。在本实施例中,电极121通过丝网印刷的方式形成于外侧积层120上。一方面,丝网印刷可提升加工效率。此外,通过丝网印刷,可使电极121完全嵌设于外侧积层120中,从而使外侧积层120表面的平整度更高,进一步减小了寄生电容。在本实施例中,电极121为两个,且分别位于外侧积层120相对两端的边缘。因此,电极121可分别从芯层110两端引出以实现电连接,从而方便布线,并使积层电感器100的结构更紧凑。进一步的,封端组件130与芯层110电连接,并部分覆盖电极121,以使电极121与芯层110实现电连接。具体的,封端组件130通过银浆固化形成,故在成型过程中便可自然与芯层110电连接。当封端组件130部分覆盖电极121时,便可通过封端组件130将芯层110与电极121连通。通过封端组件130,可不用打孔、穿线等其他操作便可使电极121与芯层110实现电连接,从而提升了积层电感器100的加工效率。在本实施例中,封端组件130与芯层110及外侧积层120结合处覆设有金属镀膜层(图未示)。金属镀膜层可填充封端组件130与芯层110及外侧积层120之间的缝隙,从而进一步避免在积层电感器100形成两个金属相对的结构,进而减小了寄生电容。上述积层电感器100,外侧积层120的表面设置有电极121。将积层电感器100焊接在电路板上时,电极121与电路板接触,从而可增加接触面积。因此,与现有积层电感器相比,封端组件130的宽度可进一步的减小。但是,由于电极121增加了积层电感器100与电路板的接触面积,故可保证焊接效果不变。由于减小了封端组件130的宽度,而寄生电容的大小与封端组件130的宽度直接相关。因此,上述积层电感器100能有效地减小寄生电容,从而提升产品的品质。以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。当前第1页12
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1