一种关于电源控制单元的电源线布版方法与流程

本发明涉及芯片设计与制造领域，尤其涉及一种关于电源控制单元的电源线布版方法。

背景技术：

随着便携式电子产品的普及，对低功耗设计越来越重视。在不需要某些功能的时候就可以考虑将该部分逻辑电路的电源关断，所以需要插入电源控制单元来开关这些逻辑电路的供电。

在soc芯片的版图中，受制于芯片的不同布局方式及各种硬核ip形状和功耗要求的不同，插入电源控制单元的方法存在明显差异；导致其电源线连接比较复杂，不易得到较优的连线方案，甚至许多地方只能手动连线，效率低且容易出错。结果电压降较大且对布线资源也会存在利用不充分的情况，甚至会阻碍正常信号线的连接。

技术实现要素：

针对以上缺陷，本发明目的在于如何高效实现电源控制单元电源线的连接，且同时高度利用各层绕线资源，减少手工出错，降低电压降。

为了实现上述目的，本发明提供了一种关于电源控制单元的电源线布版方法，其特征在于取顶层金属层tm2层的两个电源线间距为标准间距，电源控制单元电源控制单元按列插入，每列都逐行放置，各列之间的间距为标准间距的整数倍，可根据压降要求按照标准间距的整数倍来调整各列电源控制单元之间的列距离。

所述关于电源控制单元的电源线布版方法，其特征在于电源控制单元的供电端与非关断区的供电线之间的连接线保持对齐连通，以便缩短电源线路径。

所述关于电源控制单元的电源线布版方法，其特征在于通过合理布置电源控制单元的位置，计算出优化的连线宽度，通过充分利用各层绕线资源，达到改善电源控制单元前后电压降的效果。

所述关于电源控制单元的电源线布版方法，其特征在于所述的电源控制单元的输入端的电源线宽度尽量接近于电源控制单元电源输入端的连接脚的宽度，以便尽量减小进入ps前的电压降。

所述关于电源控制单元的电源线布版方法，其特征在于设置在顶层的电源供电线与电源控制单元的供电端的连接过孔的孔径尽可能大，以便通过减小线路电阻来减小电压降。

所述关于电源控制单元的电源线布版方法，其特征在于通过脚本程序可自动根据电源进线走线的限制，自动计算满足长度要求和宽度要求的走线。

本发明通过严格规定电源进线和电源出线的连线层，并通过脚本自动计算连线的宽度，使得连线自动满足不同标志逻辑单元的电阻压降要求。可以很方便的通过更改所插入电源控制单元的列间距值达到用户对电压降的不同要求；通过合理布置电源控制单元的位置、充分利用各层绕线资源，达到改善电源控制单元前后电压降的效果。

附图说明

图1是电源控制单元的连接脚示意图；

图2是电源控制单元的与各金属层的连接示意图；

图3是电源控制单元列分布间距可调的示意图；

图4是可关断区与非可关断区vdd线非对齐示意图；

图5是可关断区与非可关断区vdd线对齐示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

相关缩写说明：ps指powerswitchcell(电源控制单元)；std指standardcell(标准逻辑单元)；pitch指具有相同属性单元之间的距离；tm2和rdl都是指专用于电源线连接的最上面两层金属；1p7m1tm指1层poly，7层金属且其中最上层tm2是厚金属。

本实施例以smic40nm1p7m1tm的工艺进行说明，该工艺的绕线资源有7层金属连接层metal层，加一层rdl。为了更好的电源传输效果，我们选用顶层tm2层和rdl层作为全部资源作为进线层,其中tm2用于走竖向进线，rdl用于横向进线，下面辅以部分金属层作关断前电源主干。而电源控制单元的输出端也就是关断后的电源走线则只选择metal6和metal5，其它层都留给信号走线。从而达到充分利用绕线资源的目的。

图1是电源控制单元的连接脚示意图，电源控制单元ps有三个电源引脚：关断前的电源引脚vdd，也就是供电端，在电源控制单元中部；关断后的电源引脚vddl，也就是电源输出端；公共接地端vss。电源线布版就是要将这三个引脚都分别连接到三组电源线网络上面。而且要尽量减小电压降，尽量少占用绕线资源。如图2所示使用竖向的电源线将这三个电源引脚连接到电源线网络。

一般来说为了让每行std都能均匀受电，本实施例按列方式且每行都放置ps，用户可以调整列之间的pitch来满足不同标准逻辑单元对电阻压降irdrop的要求；图3是电源控制单元行分布间距可调的示意图，该实施例设置了column1、column2、column3、column4和column5、任意两个column之间的pitch都满足标准间距整数倍的要求，如pitch1、pitch2、pitch3、pitch4和pitch5。

考虑到ps的电源进线可能被放置在芯片或模块的边界处，也可能被不同芯片布局下各种形状的ip以及数目众多的memory所打断而不能严格满足pitch值整数倍的要求，用户可通过移动某一列pscolumn的位置来灵活处理，但必须始终保持是pitch值整数倍的要求。

图4是可关断区与非可关断区vdd线非对齐的示意图；图5是可关断区与非可关断区vdd线对齐的示意图。可关断区为电源控制单元所在的区域，非可关断区域为电源主供电线所在的区域。很显然，图5中的电源线通过延长后可以无缝连接在一起，从而以更短的路径进入ps，具有更小的电压降，也是我们需要的结果。为了让被关断区域的关断前电源与外部的电源无缝连接，本专利要求关断区域的高层tm2和rdl与外部的tm2和rdl采用相同的pitch值，且以芯片左侧为起始点，无论是连接ps的tm2还是关断区域外的tm2，都必需恰好处于tm2pitch值的整数倍。以便两部分电源线完全对齐，利于减小power路径上的电阻。

为了尽力减少进入ps前的电压降，本实施例尽量以与ps的vdd引脚宽度相同的连接过孔来连接关断前的供电电源线；同时让供电电源线直接从最上层的tm2直接通过连接过孔连接到ps的vdd脚上。

当ps列被放置在硬核ip或存储模块边缘时，要求关断后的电源vddl也能够从ps单元的物理上方将电流从vddl(metal2)连接到高层(如metal6)，以便能够给存储模块上面的powerpin供电。所以本专利中在ps单元宽度范围内除了以尽量宽的tm2连接ps的vdd外，还需要有电源主干将vddl从metal2连接到metal6，且宽度也应尽量宽以降低电压降。这涉及到三根电源线(vdd，vddl，vss)的metal层次分配、宽度计算以及对信号线的影响。经过反复尝试并分析电压降的主要产生之处后，本发明的优化结果如下，图2是电源控制单元的与各金属层的连接示意图：

竖直方向上，中间tm2层的vdd尽量与ps的vdd引脚同宽，下面同样宽度的metal5和metal3也都用于vdd连接，以增强输入电流，且尽量采用大过孔方式连接相邻metal层。

一根较细的vss(metal5)连接ps及其相邻的附加电路(如偏置电路单元)就足够了；

剩下的ps及其附加电路占用范围内的metal5空间都留给vddl。vddl是否占用tm2的根本点是考虑是否便于实现前面提到的关断区域内外vdd的无缝连接。需要考虑tm2的pitch值与ps的vdd引脚宽度的差值，以不牺牲tm2的vdd为前提。

实际应用中，可根据绕线紧张程度决定vddl与vss是否占用metal3。

以上所揭露的仅为本发明一种实施例而已，当然不能以此来限定本之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于本发明所涵盖的范围。