用于制造半导体器件的方法与流程

相关申请的交叉引用

于2016年5月2日提交的日本专利申请no.2016-092276的全部公开内容，包括说明书、附图和摘要，通过引用合并于本文中。

本发明涉及一种用于制造半导体器件的方法，并且优选地针对用于制造包括例如固态图像感测元件的半导体器件的方法而被使用。

背景技术：

作为固体图像感测元件，使用cmos(互补金属氧化物半导体)的固体图像感测元件(cmos图像传感器)已经开发。cmos图像传感器包括多个像素，每个像素具有光电二极管和传输晶体管。

关于cmos图像传感器，已知在半导体衬底中提供吸除层的技术作为针对暗时间白斑的对策，并且已知终止氢悬键的被称为“氢烧结”的技术作为针对暗时间白斑或暗电流的对策。

日本未审查专利申请公开no.2015-130397(专利文献1)、日本未审查专利申请公开no.2015-130396(专利文献2)、日本未审查专利申请公开no.2014-99482(专利文献3)和日本未审查专利申请公开no.2014-99481(专利文献4)均公开了在硅衬底上方具有外延层的硅外延晶片中通过簇离子照射在硅衬底中形成吸除层的技术。

日本未审查专利申请公开no.2010-34181(专利文献5)、日本未审查专利申请公开no.2009-295918(专利文献6)、日本未审查专利申请公开no.2009-59824(专利文献7)和日本未审查专利申请公开no.2007-81205(专利文献8)均公开了氢烧结技术。

[专利文献]

[专利文献1]日本未审专利申请公开no.2015-130397

[专利文献2]日本未审专利申请公开no.2015-130396

[专利文献3]日本未审专利申请公开no.2014-99482

[专利文献4]日本未审专利申请公开no.2014-99481

[专利文献5]日本未审专利申请公开no.2010-34181

[专利文献6]日本未审专利申请公开no.2009-295918

[专利文献7]日本未审专利申请公开no.2009-59824

[专利文献8]日本未审专利申请公开no.2007-81205

技术实现要素：

本发明人在cmos图像传感器的开发中针对具有吸除层的硅外延晶片的使用和氢烧结处理进行了研究。

总体而言，在硅外延晶片中形成诸如光电二极管和传输晶体管之类的元件以及在该元件之上的导线之后，在例如约400℃的温度执行氢烧结处理。考虑到元件的特性变化或由铝、铜等形成的导线的耐热性，难以将氢烧结的温度设定在等于或高于上述温度的温度。

然而，以下问题已经变得清楚：在约400℃的温度，硅和氧化物膜之间的界面处的悬键不能被充分终止；这导致由于界面能级引起的漏电流，使得不可能改善诸如暗时间白斑或暗电流之类的器件特性。

对于具有光电二极管的半导体器件，希望减少暗时间白斑、暗电流等，即提高半导体器件的性能。

从本说明书和附图的描述中，其他目的和新颖特征将是显而易见的。

根据一个实施例，在用于制造半导体器件的方法中执行半导体器件的制造步骤，该制造步骤包括：提供半导体衬底，所述半导体衬底具有吸除层和外延层，该吸除层通过在其内部离子注入簇而形成，外延层形成在吸除层的顶部；使半导体衬底经受在800℃或更高的热处理，由此形成氢吸附位置，随后进行在600℃或更高的热处理。

根据其它实施例，可以改善半导体器件的性能。

附图说明

图1是表示第一实施例的半导体器件的配置示例的电路框图；

图2是表示像素的配置示例的电路图；

图3是表示第一实施例的半导体器件的像素的平面图；

图4是表示其中形成第一实施例的半导体器件的芯片区域的平面图；

图5是表示在第一实施例的半导体器件的外围电路区域中形成的晶体管的平面图；

图6是第一实施例的半导体器件的主要部分的横截面图；

图7是表示第一实施例的半导体器件的一些制造步骤的工艺流程图；

图8是表示图7之后半导体器件的其他制造步骤的工艺流程图；

图9是在制造步骤中的第一实施例的半导体器件的主要部分的横截面视图；

图10是在图9之后的制造步骤中的半导体器件的主要部分的横截面视图；

图11是在与图10相同的制造步骤中的半导体器件的主要部分的横截面视图；

图12是在图11之后的制造步骤中的半导体器件的主要部分的横截面视图；

图13是在与图12相同的制造步骤中的半导体器件的主要部分的横截面视图；

图14是在图13之后的制造步骤中的半导体器件的主要部分的横截面视图；

图15是在与图14相同的制造步骤中的半导体器件的主要部分的横截面视图；

图16是在图15之后的制造步骤中的半导体器件的主要部分的横截面视图；

图17是在与图16相同的制造步骤中的半导体器件的主要部分的横截面视图；

图18是在图17之后的制造步骤中的半导体器件的主要部分的横截面视图；

图19是在与图18相同的制造步骤中的半导体器件的主要部分的横截面视图；

图20是在图19之后的制造步骤中的半导体器件的主要部分的横截面视图；

图21是表示氢消除强度与温度之间的关系的图；

图22是表示氢消除量与热处理次数之间的关系的图；

图23是在制造步骤中的第二实施例的半导体器件的主要部分的横截面视图；

图24是在图23之后的制造步骤中的半导体器件的主要部分的横截面视图；

图25是在与图24相同的制造步骤中的半导体器件的主要部分的横截面视图；

图26是表示第三实施例的半导体器件的一些制造步骤的工艺流程图；

图27是表示第三实施例的半导体器件的其它制造步骤的工艺流程图；

图28是在图27之后的制造步骤中的半导体器件的主要部分的横截面视图；

图29是在图28之后的制造步骤中的半导体器件的主要部分的横截面视图；

图30是在图29之后的制造步骤中的半导体器件的主要部分的横截面视图；

图31是图30之后的制造步骤中的半导体器件的主要部分的横截面视图；

图32是在图31之后的制造步骤中的半导体器件的主要部分的横截面视图；

图33是在图32之后的制造步骤中的半导体器件的主要部分的横截面视图；以及

图34是在图33之后的制造步骤中的半导体器件的主要部分的横截面视图。

具体实施方式

在以下的实施例的描述中，为了方便必要时实施例将被分成多个部分或实施例进行描述。但是，除非另外指明，否则这些部分或实施例并非相互独立，而是存在如下关系：一个部分或实施例是另一部分或实施例的整体或部分的改型例子、细节描述、补充描述等。此外，在以下的实施例中，当提到元件的数目等(包括数目、数值、量、范围等)时，除非另外指明，或者原则上数目明显限于特定数目或其它例外情况，否则所述元件的数目不限于该特定数目而是可以大于或小于该特定数目。此外，在以下实施例中，自然理解到的是，组成元件(包括要素步骤等)并非总是必须的，除非另外指明或者原则上显然是必须的或其它例外情况。类似地，在以下实施例中，当提到组成元件的形状、位置关系等时，应理解到，它们包括与所述形状等基本上类似或相似的形状等，除非另外指明或原则上显然不是或其它例外情况。这也同样适用于上述的数值和范围。

以下将参考附图详细描述实施例。另外，在用于描述实施例的所有附图中，具有相同功能的部件被给予相同的参考标记和标号，并且省略对其的重复描述。此外，在以下的实施例中，原则上将不再对相同或相似部分进行重复描述，除非另外需要。

此外，在实施例中使用的附图中，甚至在横截面图中也可能省略阴影，以便促进对附图的理解。而在平面图中可能添加阴影，以便促进对附图的理解。

第一实施例

以下参照附图，将详细描述第一实施例的半导体器件的结构和制造步骤。在本第一实施例中，将对作为从半导体衬底的前表面侧接收光的前表面照射型图像传感器的cmos图像传感器的例子进行描述。

半导体器件的配置

图1是表示本实施例的半导体器件的配置示例的电路框图。图2是表示像素的配置示例的电路图。另外，图1示出了以4行和4列(4×4)的阵列布置的16个像素。行数和列数不限于此，而是可以进行各种改变。例如，将在诸如相机的电子设备中实际使用的像素的数量可以是数百万。

在图1所示的像素区域1a中，多个像素pu布置成阵列。在其外围，布置诸如垂直扫描电路vsc和水平扫描电路hsc的驱动电路。相应像素(单元或像素单元)pu分别布置在选择线sl和输出线ol的交叉点处。选择线sl与垂直扫描电路vsc耦合，并且输出线ol与列电路clc耦合。列电路clc分别经由开关swt与输出放大器ap耦合。相应开关swt与水平扫描电路hsc耦合，并且由水平扫描电路hsc控制。

例如，从由垂直扫描电路vsc和水平扫描电路hsc选择的像素pu读取的电信号经由输出线ol和输出放大器ap输出。

例如，如图2所示，像素pu包括光电二极管pd和四个晶体管rst、tx、sel和ami。晶体管rst、tx、sel和ami均由n沟道型misfet(金属绝缘体半导体场效应晶体管)形成。其中，晶体管rst为复位晶体管(复位晶体管)，晶体管tx为传输晶体管(传输晶体管)，晶体管sel为选择晶体管(选择晶体管)，晶体管ami为放大晶体管(放大晶体管)。另外，传输晶体管tx是用于传输由光电二极管pd产生的电荷的传输晶体管。可替选地，除了这些晶体管之外，可以并入诸如其它晶体管或电容元件的元件。此外，晶体管的耦合形式包括各种改变/修改的示例。

在图2所示的电路示例中，光电二极管pd和传输晶体管tx串联耦合在接地电位gnd和节点n1之间。复位晶体管rst耦合在节点n1和电源电位(电源电位线)vdd之间。选择晶体管sel和放大晶体管ami串联耦合在电源电平vdd和输出线ol之间。放大晶体管ami的栅极电极与节点n1耦合。而复位晶体管rst的栅极电极与复位线lrst耦合。此外，选择晶体管sel的栅极电极与选择线sl耦合，并且传输晶体管tx的栅极电极与传输线(第二选择线)ltx耦合。

例如，传输线ltx和复位线lrst升高(设定为h电平)，使得传输晶体管tx和复位晶体管rst处于导通状态。结果，光电二极管pd中的电荷被提取并耗尽。然后，传输晶体管tx变为截止状态。

此后，打开诸如照相机的电子器件的机械快门。然后，在快门打开的时段期间，在光电二极管pd中，通过入射光产生电荷并累积。换句话说，光电二极管pd接收入射光，并产生电荷。

然后，在关闭快门之后，复位线lrst降低(设定为l电平)，使得复位晶体管rst变为截止状态。此外，选择线sl和传输线ltx被升高(设置为h电平)，使得选择晶体管sel和传输晶体管tx变为导通状态。结果，由光电二极管pd产生的电荷被传送到传输晶体管tx的节点n1侧的端部(对应于稍后描述的图3中的浮置扩散部fd)。在该步骤中，浮置扩散部fd的电位变化为与从光电二极管pd传输来的电荷对应的值。该值由放大晶体管ami放大，并出现在输出线ol处。输出线ol的电位用作电信号(光接收信号)，并且经由列电路clc和开关swt从输出放大器ap被读出作为输出信号。

图3是表示本实施例的半导体器件的像素的平面图。

如图3所示，本实施例的半导体器件的像素pu(参照图1)具有其中布置光电二极管pd和传输晶体管tx的有源区域actp以及其中布置复位晶体管rst的有源区域acr。此外，像素pu具有其中布置选择晶体管sel和放大晶体管ami的有源区域acas以及其中布置与未示出的接地电位线耦合的插塞电极pg的有源区域acg。

在有源区域acr中，布置有栅极电极gr，并且插塞电极pr1和pr2分别布置在其相对侧上的源极/漏极区域域之上。栅极电极gr和源极/漏极区域形成复位晶体管rst。

在有源区域actp中，布置有栅极电极gt。在平面图中，光电二极管pd布置在栅极电极gt的相对侧中的一侧上，并且浮置扩散部fd布置在其另一侧上。光电二极管pd是pn结二极管，并且由例如多个n型或p型杂质扩散区域(半导体区域)形成。而浮置扩散部fd具有作为电荷累积部分或浮置扩散层的功能，并且由例如n型杂质扩散区域(半导体区域)形成。插塞电极pfd布置在浮置扩散部fd上方。

在有源区域acas中，布置有栅极电极ga和栅极电极gs。插塞电极pa布置在有源区域acas的栅极电极ga侧的端部，插塞电极ps布置在有源区域acas的栅极电极gs侧的端部。栅极电极ga和栅极电极gs的相对侧是源极/漏极区域。栅极电极ga和栅极电极gs以及源极/漏极区域形成串联耦合的选择晶体管sel和放大晶体管ami。

插塞pg布置在有源区域acg的顶部。插塞电极pg与未示出的接地电位线耦合。因此，有源区域acg是用于将接地电位gnd施加到半导体衬底的阱区域的馈电区域。

而在栅极电极gr、栅极电极gt、栅极电极ga和栅极电极gs上方分别设置插塞电极prg、插塞电极ptg、插塞电极pag和插塞电极psg。

必要时，插塞电极pr1、pr2、pg、pfd、pa、ps、prg、ptg、pag和psg通过多个布线层(例如，稍后描述的图6所示的导线m1至m3)耦合。结果，可以形成图1和图2中所示的电路。

图4是表示用于在其中形成本实施例的半导体器件的芯片区域的平面图。芯片区域chp具有像素区域1a和外围电路区域2a。在像素区域1a中，以矩阵形式布置多个像素pu。在外围电路区域2a中布置逻辑电路。逻辑电路计算从例如像素区域1a输出的输出信号。根据计算结果输出图像数据。此外，列电路clc、开关swt、水平扫描电路hsc、垂直扫描电路vsc、输出放大器ap等也布置在外围电路区域2a中。

图5是表示在本实施例的半导体器件的外围电路区域2a中将形成的晶体管的平面图。

如图5所示，在外围电路区域2a中布置作为逻辑晶体管的外围晶体管lt。实际上，在外围电路区域2a中，形成多个n沟道型misfet和多个p沟道型misfet作为形成逻辑电路的晶体管。然而，图5示出了形成逻辑电路的晶体管中的一个n沟道型misfet作为外围晶体管lt。

如图5所示，在外围电路区域2a中形成有源区域acl。在有源区域acl中，布置外围晶体管lt的栅极电极glt。在栅极电极glt的相对侧上并且在有源区域acl内部，形成包括稍后描述的n⁺型半导体区域sd的外围晶体管lt的源极/漏极区域。此外，在外围晶体管lt的源极/漏极区域上方布置插塞电极pt1和pt2。

在图5中，仅示出了一个外围晶体管lt。然而，实际上，在外围电路区域2a中布置有多个晶体管。源极/漏极区域上方的插塞电极或多个晶体管的栅极电极glt上方的插塞电极通过多个布线层(稍后描述的导线m1至m3)耦合。结果，可以形成逻辑电路。此外，除misfet以外的诸如电容元件或其它组成晶体管的其它元件可以被并入到逻辑电路中。

另外，下文中将对外围晶体管lt是n沟道型misfet的例子进行说明。然而，外围晶体管lt可以是p沟道型misfet。

像素区域和外围电路区域的元件结构

然后，参照本实施例的半导体器件的横截面图(图6)，将描述本实施例的半导体器件的结构。图6是本实施例的半导体器件的主要部分的横截面图。图6的左侧部分对应于像素区域1a并且是沿图3的a-a线的横截面图。图6的右侧部分对应于外围电路区域2a并且是沿图6的b-b线的横截面图。

如图6所示，在半导体衬底sb的像素区域1a中的有源区域actp中，形成光电二极管pd和传输晶体管tx。光电二极管pd包括形成在半导体衬底sb中的p型阱区域pw1、n型半导体区域(n型阱区域)nw和p⁺型半导体区域pr。而在半导体衬底sb的外围电路区域2a的有源区域acl中，形成外围晶体管lt。

半导体衬底sb具有半导体衬底(半导体晶片)sb0和在半导体衬底sb0上方的外延层epi的叠层结构。半导体衬底sb0由掺杂有诸如磷(p)或砷(as)的n型杂质(施主)的n型单晶硅形成。外延层epi也是具有诸如磷(p)或砷(as)的n型杂质(施主)的单晶硅层。这里，两者的密度关系和导电类型以半导体衬底sb0/外延层epi表示，然后可以表示为n/n^-、p/p⁺、n/p⁺等。这里，外延层epi的膜厚度约为10μm，并且半导体衬底sb0的膜厚度为400μm至700μm。

而在半导体衬底sb0中形成氢吸附位置has。氢吸附位置has具有0.05μm至1μm的厚度，并且跨半导体衬底sb0的整个区域(平面图)形成在距离半导体衬底sb0的表面4μm至10μm的深度处。当然可以理解，氢吸附位置has分别形成在像素区域1a和外围电路区域2a二者中。氢吸附位置has是用于吸除诸如铜(cu)、铁(fe)或镍(ni)等金属的吸除层，并且是能够吸附(吸收)和解吸(消除)氢的层。尽管以下有描述，但氢吸附位置has以下列方式形成。将簇cxhy离子注入到半导体衬底sb0中以形成吸除层。使所得的吸除层经受规定的热处理。

在有源区域actp的外围布置由绝缘体形成的元件隔离膜(元件隔离区域)sti。因此被元件隔离膜sti包围的半导体衬底sb的暴露区域用作有源区域，例如有源区域actp和有源区域acl。

在距离半导体衬底sb的主表面预定深度处，形成p型阱区域(p型半导体区域)pw1和pw2。p型阱区域pw1跨整个有源区域actp上而形成。也就是说，p型阱区域pw1跨其中形成光电二极管pd的区域和其中形成传输晶体管tx的区域而形成。而p型区域pw2跨整个有源区域acl而形成。也就是说，p型阱区域pw2形成在其中形成外围晶体管lt的区域中。p型阱区域pw1和p型阱区域pw2都是掺杂有诸如硼(b)的p型杂质的p型半导体区域。p型阱区域pw1和p型阱区域pw2是相互独立的区域，并且也彼此电独立。p型阱区域pw1和p型阱区域pw2各自具有约1μm至2μm的深度，比外延层epi薄，并且形成在外延层epi的顶部。

如图6所示，在有源区域actp中的半导体衬底sb中，形成掺杂有诸如磷(p)或砷(as)等n型杂质的n型半导体区域(n型阱区域)nw，使得其被内部地包括在p型阱区域pw1中。

n型半导体区域nw是用于在其中形成光电二极管pd的n型半导体区域，并且也是传输晶体管tx的源极区域。也就是说，n型半导体区域nw主要形成在其中形成光电二极管pd的区域中。然而，n型半导体区域nw的一部分形成在使得二维地(在平面图中)与传输晶体管tx的栅极电极gt重叠的位置处。n型半导体区域nw(的底表面)形成在比p型阱区域pw1(的底表面)浅的深度处。

在n型半导体区域nw的表面的一部分中，形成高密度地掺杂有诸如硼(b)的p型杂质的p⁺型半导体区域pr。p⁺型半导体区域pr的杂质浓度(p型杂质浓度)高于p型阱区域pw1的杂质浓度(p型杂质浓度)。因此，p⁺型半导体区域pr的导电性(电传导性)比p型阱区域pw1的导电性(电传导性)高。

p⁺型半导体区域pr(的底表面)的深度比n型半导体区域nw(的底表面)的深度浅。p⁺型半导体区域pr主要形成在n型半导体区域nw的前表面层部分(前表面部分)中。因此，从半导体衬底sb的厚度方向看，n型半导体区域nw存在于最上层p⁺型半导体区域pr下方，并且p型阱区域pw1存在于n型半导体区域nw下方。

此外，在其中未形成n型半导体区域nw的区域中，p⁺型半导体区域pr的一部分与p型阱区域pw1接触。也就是说，p⁺型半导体区域pr具有正下方存在n型半导体区域nw并与n型半导体区域nw接触的部分，以及正下方存在p型阱区域pw1并且与p型阱区域pw1接触的部分。

在p型阱区域pw1和n型半导体区域nw之间形成pn结。而在p⁺型半导体区域pr和n型半导体区域nw之间形成pn结。p型阱区域pw1(p型半导体区域)、n型半导体区域nw和p⁺型半导体区域pr形成光电二极管(pn结二极管)pd。

形成p⁺型半导体区域pr是为了抑制基于在半导体衬底sb的表面形成的大量界面能级而产生电子的目的。也就是说，在半导体衬底sb的表面区域中，即使在没有施加光的情况下，也可以在界面能级的影响下产生电子，从而导致暗电流的增加。因此，在具有电子作为主要载流子的n型半导体区域nw的表面中，形成具有空穴作为主要载流子的p⁺型半导体区域pr。这抑制了在不施加光的情况下电子的产生。结果，可以抑制暗电流的增加。因此，p⁺型半导体区域pr具有将从光电二极管最外表面流过的电子与p⁺型半导体区域pr中的空穴复合的作用，从而降低暗电流。

光电二极管pd是光接收元件。可替选地，也可以将光电二极管pd视为光电转换元件。光电二极管pd具有对输入的光进行光电转换、产生电荷并累积产生的电荷的功能。传输晶体管tx具有用于从光电二极管pd传输累积在光电二极管pd中的电荷的开关的作用。

而栅极电极gt以与n型半导体区域nw的一部分二维重叠的方式形成。栅极电极gt是传输晶体管tx的栅极电极，并且经由栅极绝缘膜gox形成(布置)在半导体衬底sb上方。在栅极电极gt的侧壁上方，形成侧壁间隔物sw作为侧壁绝缘膜。

在有源区域actp中的半导体衬底sb(p型阱区域pw1)中，在栅极电极gt的相对侧中的一侧上形成n型半导体区域nw，并且在其另一侧上形成n型半导体区域nr。n型半导体区域nr是以高密度掺杂有诸如磷(p)或砷(as)的n型杂质的n⁺型半导体区域，并且形成在p型阱区域pw1中。n型半导体区域nr是作为浮置扩散部(浮置扩散层)fd的半导体区域，并且也是传输晶体管tx的漏极区域。

n型半导体区域nr用作传输晶体管tx的漏极区域，并且也可以被视为浮置扩散部(浮置扩散层)fd。而n型半导体区域nw是光电二极管pd的构成元件，并且还可以用作用于传输晶体管tx的源极的半导体区域。也就是说，传输晶体管tx的源极区域由n型半导体区域nw形成。因此，n型半导体区域nw和栅极电极gt优选为以下位置关系：使栅极电极gt的一部分(源极侧)与n型半导体区域nw的一部分二维地(在平面图中)重叠。n型半导体区域nw和n型半导体区域nr形成为跨传输晶体管tx的沟道形成区域(对应于在栅极电极gt正下方的衬底区域)而彼此分离。

在光电二极管pd(见图3)的表面处，即在n型半导体区域nw和p⁺型半导体区域pr的表面处，形成盖绝缘膜cp。为了保持半导体衬底sb的表面特性即界面特性良好，形成盖绝缘膜cp。在盖绝缘膜cp上方形成抗反射膜arf。也就是说，抗反射膜arf经由盖绝缘膜cp形成在n型半导体区域nw和p⁺型半导体区域pr上方。抗反射膜arf的一部分(端部)可以在栅极电极gt上方延伸。

另一方面，如图6的右侧所示，在有源区域acl中的p型阱区域pw2上方，经由栅极绝缘膜gox形成外围晶体管lt的栅极电极glt。在栅极电极glt的相对侧上的每个侧壁上方形成侧壁间隔物sw。而在栅极电极glt的相对侧上的p型阱区域pw2的部分中分别形成外围晶体管lt的源极/漏极区域。外围晶体管lt的源极/漏极区域具有ldd(轻掺杂漏极)结构，并且每个都包括n型低密度半导体区域的n^-型半导体区域nm和n型高密度半导体区域的n⁺型半导体区域sd。此外，在栅极电极glt和形成外围晶体管lt的源极/漏极区域域的n⁺型半导体区域sd的每个表面处形成金属硅化物层sil。另一方面，在形成了形成像素pu的传输晶体管tx的漏极区域的浮置扩散部fd处不形成金属硅化物层sil。因此，浮置扩散部fd的表面被稍后描述的硅化物阻挡膜blk覆盖。硅化物阻挡膜blk由例如氧化硅膜形成。在本第一实施例中，像素区域1a整个被硅化物阻挡膜blk覆盖。然而，需要用硅化物阻挡膜blk覆盖的部分是不期望形成金属硅化物层sil的传输晶体管tx的浮置扩散部fd。在其他部分，不需要提供硅化物阻挡膜blk。

在半导体衬底sb上方，以覆盖栅极电极gt、抗反射膜arf和栅极电极glt的方式形成层间绝缘膜il1。层间绝缘膜il1形成在包括像素区域1a和外围电路区域2a的半导体衬底sb的整个主表面上方。如前面所述，在像素区域1a中，栅极电极gt、抗反射膜arf和浮置扩散部fd的每个表面被硅化物阻挡膜blk覆盖。在硅化物阻挡膜blk上方形成层间绝缘膜il1。

层间绝缘膜il1例如由使用teos(四乙基正硅酸盐)作为原材料的氧化硅膜形成。在层间绝缘膜il1中，埋置诸如插塞电极pr1、pr2、pg、pfd、pa、ps、prg、ptg、pag、psg、pt1和pt2等的导电插塞电极pg。例如，如图6所示，在作为浮置扩散部fd的n型半导体区域nr上方，形成插塞电极pfd作为插塞电极pg。插塞电极pfd穿过层间绝缘膜il1以到达n型半导体区域nr，并与n型半导体区域nr电耦合。

诸如插塞电极pr1、pr2、pg、pfd、pa、ps、prg、ptg、pag、psg、pt1和pt2的插塞电极pg以下列方式形成。在层间绝缘膜il1中形成的每个接触孔中，埋置例如阻挡导体膜和形成在阻挡导体膜上方的钨膜。阻挡导体膜例如由钛膜和形成在钛膜上方的氮化钛膜的叠层膜(即钛/氮化钛膜)形成。

在包括埋置在其中的插塞电极pg(pr1、pr2、pg、pfd、pa、ps、prg、ptg、pag、psg、pt1和pt2)的层间绝缘膜il1上方，形成例如层间绝缘膜il2。在层间绝缘膜il2中形成导线m1。

层间绝缘膜il2由例如氧化硅膜形成，但不限于此。层间绝缘膜il2也可由具有比氧化硅膜低的介电常数的低介电常数膜形成。低介电常数膜的示例可以包括sioc膜。

导线m1由例如铜导线形成，并且可以使用大马士革法形成。另外，导线m1不限于铜导线，也可以由铝导线形成。当导线m1是掩埋铜导线(大马士革铜导线)(图6和图7对应于这种情况)时，埋置的铜导线被埋置在形成于层间绝缘膜il1中的导线沟槽中。然而，当导线m1是铝导线时，通过对形成在层间绝缘膜上方的导电膜进行图案化来形成铝导线。

在包括形成在其中的导线m1的层间绝缘膜il2上方，形成由例如氧化硅膜或低介电常数膜形成的层间绝缘膜il3。在层间绝缘膜il3中形成导线m2。此外，在包括形成在其中的导线m2的层间绝缘膜il3上方，形成层间绝缘膜il4。在层间绝缘膜il4中形成导线m3。电线m1至m3形成布线层。导线m1至m3以不与光电二极管二维地重叠的方式形成。这是为了防止入射到光电二极管的光被导线m1到m3阻挡。

此外，在包括形成在其中的导线m3的层间绝缘膜il4上方，安装微透镜ml。另外，可以在微透镜ml和层间绝缘膜il4之间设置滤色器。

在图6中，当将光施加到像素pu(参见图1)时，首先，入射光通过微透镜ml。然后，光通过对可见光透明的层间绝缘膜il4至il1，然后入射到抗反射膜arf上。在抗反射膜arf中，抑制入射光的反射，使得足够光量的入射光入射到光电二极管pd。在光电二极管pd中，入射光的能量大于硅的带隙。因此，入射光通过光电转换被吸收，以产生空穴电子对。在该步骤中产生的电子被累积在n型半导体区域nw中。然后，在适当的时刻，传输晶体管tx被导通。具体地，传输晶体管tx的栅极电极gt被施加有等于或大于阈值电压的电压。然后，在传输晶体管tx的栅极绝缘膜gox正下方的沟道形成区域中形成沟道区域。这导致作为传输晶体管tx的源极区域的n型半导体区域nw和作为传输晶体管tx的漏极区域的n型半导体区域nr之间的电传导。结果，累积在n型半导体区域nw中的电子通过沟道区域以到达漏极区域(n型半导体区域nr)，并从漏极区域(n型半导体区域nr)穿过插塞电极pfd和布线层，以被提取到外部电路。

制造半导体器件的方法

接着，将参照图7至图22对本实施例的用于制造半导体器件的方法进行描述。

图7和图8分别是表示本实施例的半导体器件的一些制造步骤和其它制造步骤的工艺流程图。图9至图20每个都是制造步骤期间的本实施例的半导体器件的主要部分的横截面视图。图21是表示氢消除强度与温度之间的关系的图。图22是表示氢消除量与热处理次数之间的关系的图。

首先，进行图7所示的“半导体衬底sb1提供”步骤(s1)。首先，提供图9所示的半导体衬底sb1。半导体衬底sb1具有半导体衬底(半导体晶片)sb0和半导体衬底sb0上方的外延层epi的叠层结构。半导体衬底sb0由例如掺杂有诸如磷(p)或砷(as)等n型杂质的n型单晶硅等形成。外延层epi也是包括诸如磷(p)或砷(as)的n型杂质(施主)的单晶硅层。这里，半导体衬底sb0/外延层epi的密度关系和导电类型被设置为n/n^-。在半导体衬底sb0中形成吸除层gr。吸除层gr具有0.05μm至1μm的厚度，并且跨半导体衬底sb0的整个区域形成在距离半导体衬底sb0的表面4μm至10μm的深度处。吸除层gr通过例如将簇cxhy(3≤x≤16和3≤y≤10)离子注入到半导体衬底sb0中而形成。这里，以5×10¹⁴cm^-2的密度离子注入c3h5，从而形成吸除层gr。

换句话说，半导体衬底sb1以下列方式形成。将簇cxhy离子注入到半导体衬底sb0中。然后，在半导体衬底sb0上方形成外延层epi。另外，外延层epi是通过使四氯化硅(sicl4)或三氯化硅(sihcl3)的气体通过在常压下且在约1200℃的炉而形成的。

然后，进行图7所示的“氢吸附位置has形成”步骤(s2)。然后，使图9所示的半导体衬底sb1经受热处理。结果，在图9所示的吸除层gr的区域中，形成氢吸附位置has，由此提供图10所示的半导体衬底sb。半导体衬底sb包括半导体衬底sb0、其上方的外延层epi和形成在半导体衬底sb0中的氢吸附位置has。在图10(包括图6)之后的图中，仅示出了氢吸附位置has。然而，氢吸附位置has也具有作为图9所示的吸除层gr的功能。

这里，氢吸附位置has是具有以下功能的区域：在半导体器件的制造步骤中吸附来自半导体衬底sb外部的氢，并且解吸(消除)在半导体衬底sb中的氢。本发明人认为，氢吸附位置has可以通过使图9所示的半导体衬底sb1经受在800℃或更高温度的热处理来形成。此外，当在等于或高于中等真空的减压下进行时，热处理特别有效。这是由于以下原因：例如，如图21所示，通过一次释放由离子注入所注入的氢来形成氢吸附位置has；因此，减压下的蒸汽压更高，这有利于氢的消除。换句话说，在800℃或更高温度的热处理在减压下进行。这使得通过离子注入所注入的氢能够在短时间内完全被释放。因此，可以通过该技术有效地形成氢吸附位置has。中等真空是指根据日本工业标准(jis)规定的100pa至0.1pa。

然后，参考图21和图22，将描述氢吸附位置has。图21是表示氢消除强度与温度之间的关系的图。图22是表示氢消除量与热处理次数之间的关系的图。图21示出了：在图9所示的半导体衬底sb1保持在10^-8pa的真空室中的情况下当半导体衬底sb1重复经受五次升温和降温步骤时的氢消除强度。在室温至1100℃的温度范围内进行升温和降温。这里，将上限设定为1100℃的理由如下：在半导体器件的制造步骤中，温度将不会变得高于1100℃。如从图21所指示的，对于氢消除强度，在第一升温步骤中在400℃和600℃附近的温度观察到两个测量峰。另一方面，在第二和随后的升温步骤中，在580℃附近的温度下观察到与第一测量峰不同的测量峰。此外，如图22所示，第一升温步骤中氢消除量较大。然而，在第二和随后的升温步骤中，氢消除量几乎恒定在4×10¹⁴cm^-2至5×10¹⁴cm^-2。此外，通过五次热处理去除的氢的总量为3×10¹⁵cm^-2，其大于簇c3h5的离子注入量(5×10¹⁴cm^-2)。

从结果可以看出：在第一升温步骤中，半导体衬底sb1经受在800℃或更高温度的热处理；结果，半导体衬底sb1中的氢被解吸(消除)，使得半导体衬底sb1的吸除层gr部分发生结构变化，从而形成氢吸附位置has。因此可以认为如下。氢吸附位置has不仅具有在第二或随后的升温期间在规定温度(580℃附近)解吸(去除)氢的功能，而且还具有在降温期间吸附气氛中的氢的功能。

本发明人考虑如下：优选地，在半导体器件的制造步骤的初始阶段，形成氢吸附位置has；然后，执行半导体器件的制造步骤。换句话说，通过首先形成氢吸附位置has，在涉及600℃或更高温度的高温的所有制造步骤中，可以通过从氢吸附位置has解吸(去除)的氢(氢离子或氢自由基)来终止半导体衬底的表面或内部中的悬键。悬键在诸如等离子体cvd步骤或干法刻蚀步骤的各种步骤中产生。产生的悬键被终止以降低后续制造步骤中的界面能级是非常有效的。特别地，在布线步骤之前可以充分执行悬键的终止处理是非常有效的。另外，如图21所示，从氢吸附位置has完全消除氢的意义上而言，在600℃或更高温度的氢消除上限温度的热处理是有效的。然而，在400℃或更高温度的氢消除下限温度的热处理造成氢吸附位置has中的氢消除，因此可以有效。

然后，进行如图7所示的“元件隔离膜sti形成”步骤(s3)和“阱区域pw1和pw2形成”步骤(s4)。如图3、图5和图11所示，元件隔离膜sti分别以包围有源区域actp和acl的方式形成。元件隔离膜sti由埋置在半导体衬底sb的沟槽中的绝缘膜(例如氧化硅膜)形成。“元件隔离膜sti形成”步骤(s3)包括在半导体衬底sb的表面处形成氧化硅膜(衬垫绝缘膜)的步骤、利用氮化硅膜覆盖将成为半导体衬底sb的有源区域诸如有源区域actp和acl的区域的步骤以及使用氮化硅膜作为刻蚀掩模刻蚀半导体衬底sb和在半导体衬底sb中形成用于元件隔离的沟槽的步骤。“元件隔离膜sti形成”步骤(s3)还包括在用于元件隔离的沟槽中埋置诸如氧化硅膜的绝缘膜的步骤、抛光和去除在沟槽外部的绝缘膜的步骤以及在高温下对沟槽中的绝缘膜进行热处理以进行致密化的步骤。

通过热氧化半导体衬底sb的表面来形成第一氧化硅膜(衬垫绝缘膜)。形成条件为常压、800℃、水蒸气(h2o)气氛。此外，在氮或氧气氛中在1000℃至1100℃的温度下进行致密化。换句话说，通过在热氧化步骤和致密化步骤中在600℃或更高温度的热处理，氢从氢吸附位置has被解吸(消除)，使得悬键被终止。然后，在半导体晶片sb降温时，氢被吸附到氢吸附位置has中。因此，氢从氢吸附位置has被解吸(消除)，使得悬键被终止。然后，氢被吸附到氢吸附位置has中。一系列处理被称为“终止处理”。换句话说，“元件隔离膜sti形成”步骤(s3)涉及“终止处理”。

为了充分利用“终止处理”的效果，必须在“元件隔离膜sti形成”步骤(s3)之前进行“氢吸附位置has形成”步骤(s2)。换句话说，重要的是在上述热氧化步骤之前进行“氢吸附位置has形成”步骤(s2)。

然后，如图11所示，执行在像素区域1a中的半导体衬底sb中形成p型阱区域(p型半导体区域)pw1的步骤，以及在外围电路区域2a中的半导体衬底sb中形成p型阱区域(p型半导体区域)pw2的步骤。

p型阱区域pw1是用于形成光电二极管pd的p型半导体区域，也是用于形成n沟道型传输晶体管tx的p型阱区域。p型阱区域pw2是用于形成n沟道型外围晶体管lt的p型阱区域。

p型阱区域pw1和pw2分别从半导体衬底sb的主表面形成到达规定的深度。p型阱区域pw1和pw2可以通过将诸如硼(b)的p型杂质离子注入到半导体衬底sb中或其它步骤来形成。

p型阱区域pw1跨其中形成光电二极管pd的区域和其中形成传输晶体管tx的区域而形成在像素区域1a中。也就是说，在像素区域1a中，p型阱区域pw1形成在整个有源区域actp中。p型阱区域pw2形成在外围电路区域2a中。用于形成p型阱区域pw1的离子注入和用于形成p型阱区域pw2的离子注入通过不同的离子注入步骤进行，或者通过相同的离子注入步骤进行。此外，在离子注入步骤之后，在约1000℃(900℃或更高温度)的氮气氛中针对阱区域而使半导体衬底sb经受热处理步骤，使得离子注入的杂质被激活。同时，执行“终止处理”。

p型阱区域pw1和pw2的导电类型是p型，并且是与作为半导体衬底sb的导电类型的n型相反的导电类型。相对于半导体衬底sb的主表面而言，p型阱区域pw1和pw2比元件隔离膜sti更深。

换句话说，“阱区域pw1和pw2形成”步骤(s4)包括用于阱区域的离子注入步骤和热处理步骤，并且涉及“终止处理”。

另外，在本实施例中，已经描述了形成在外围电路区域2a中的外围晶体管lt是n沟道型misfet的情况。然而，通过反转导电类型，外围晶体管lt也可以是p沟道型misfet。可替选地，也可以在外围电路区域2a中形成n沟道型misfet和p沟道型misfet二者。

然后，进行图7所示的“栅极绝缘膜gox形成”步骤(s5)和“栅极电极gt和glt形成”步骤(s6)。如图12所示，在像素区域1a中，在半导体衬底sb(p型阱区域pw1)上方形成用于传输晶体管tx的栅极绝缘膜gox和栅极电极gt。在外围电路区域2a中，在半导体衬底sb(p型阱区pw2)上方形成用于外围晶体管lt的栅极绝缘膜gox和栅极电极glt。

也就是说，首先，通过清洁处理等来净化半导体衬底sb的主表面。然后，在半导体衬底sb的主表面处形成用于栅极绝缘膜gox的绝缘膜。用于栅极绝缘膜gox的绝缘膜由例如氧化硅膜形成，并且可以使用热氧化法等形成。利用热氧化法，在900℃至1100℃在常压下将氢(h2)和氧(o2)通入炉中，由此形成氧化硅膜。因此，该步骤包括“终止处理”。作为另一种形式，作为栅极绝缘膜gox的绝缘膜，也可以使用诸如氧氮化硅膜或金属氧化物膜(例如氧化铪膜)的高介电常数绝缘膜。

然后，如图12所示，在半导体衬底sb上方，即在用于栅极绝缘膜gox的绝缘膜上方，使用cvd(化学气相沉积)方法等形成用于栅极电极的导电膜(例如，多晶硅膜)。然后，使用光刻方法和干法刻蚀方法对用于栅极电极的导电膜进行图案化。结果，可以形成由图案化的导电膜(例如，多晶硅膜)形成的栅极电极gt和glt。留在栅极电极gt和glt下方的用于栅极绝缘膜gox的绝缘膜的部分用作栅极绝缘膜gox。此外，用于将用于栅极电极的导电膜图案化的干法刻蚀或干法刻蚀后的湿法刻蚀可以去除未被栅极电极gt和glt覆盖的区域中的用于栅极绝缘膜gox的绝缘膜的部分。当用于栅极电极的导电膜被图案化以形成栅极电极gt和glt时，例如，也可以一起形成图3所示的其它晶体管的栅极电极gr、栅极电极gs和栅极电极ga，即复位晶体管rst、选择晶体管sel和放大晶体管ami。

栅极电极gt用作传输晶体管tx的栅极电极，并且经由像素区域1a中的栅极绝缘膜gox形成在半导体衬底sb(p型阱区域pw1)上方。栅极电极gt下方的栅极绝缘膜gox用作传输晶体管tx的栅极绝缘膜。栅极电极glt用作外围晶体管lt的栅极电极，并且经由外围电路区域2a中的栅极绝缘膜gox形成在半导体衬底sb(p型阱区pw2)上方。栅极电极glt下方的栅极绝缘膜gox用作外围晶体管lt的栅极绝缘膜。

然后，进行图7所示的“半导体区域nw形成杂质注入”步骤(s7)。如图13所示，在像素区域1a中的有源区域actp中的半导体衬底sb中形成n型半导体区域nw。可以通过将诸如磷(p)或砷(as)的n型杂质离子注入到像素区域1a中的有源区域actp中的半导体衬底sb中而形成n型半导体区域nw。

n型半导体区域nw是用于形成光电二极管pd的n型半导体区域。n型半导体区域nw(的底表面)的深度小于p型阱区域pw1(的底表面)的深度。n型半导体区域nw以被内部地包括在p型阱区域pw1中的方式而形成。n型半导体区域nw以被内部地包括在p型阱区域pw1中的方式而形成，并且因而n型半导体区域nw的底表面和侧表面与p型阱区域pw1相接触。

n型半导体区域nw不形成在像素区域1a中的整个有源区域actp中，而是形成在有源区域actp中半导体衬底sb中的栅极电极gt相对侧上的区域的一侧(源极侧)，并且不形成在其另一侧(漏极侧)。

n型半导体区域nw具体可以例如以下列方式形成。也就是说，如图13所示，首先，在半导体衬底sb上方，使用光刻技术形成光致抗蚀剂图案(光致抗蚀剂层)rs1作为抗蚀剂层。光致抗蚀剂图案rs1具有在像素区域1a中的有源区域actp中的栅极电极gt的相对侧中的一侧(源极侧)开口(曝光)的开口op1。像素区域1a中的有源区域actp中的栅极电极gt的相对侧中的另一侧(漏极侧)被光致抗蚀剂图案rs1覆盖。然后，使用光致抗蚀剂图案rs1作为掩模(离子注入抑制掩模)，将n型杂质离子注入到半导体衬底sb中。结果，在像素区域1a的平面图中，在与开口op1重叠的位置处将n型杂质离子离子注入到半导体衬底sb中。因此，形成n型半导体区域nw，使得其被内部地包括在像素区域1a中有源区域actp中的半导体衬底sb中的p型阱区域pw1中。此后，去除光致抗蚀剂图案rs1。

另外，在用于形成n型半导体区域nw的离子注入步骤中，如图13所示，光致抗蚀剂图案rs1形成在整个外围电路区域2a中。也就是说，在整个外围电路区域2a中，以覆盖栅极电极glt的方式在半导体衬底sb上方形成光致抗蚀剂图案rs1。因此，在用于形成n型半导体区域nw的离子注入步骤中，在外围电路区域2a中的半导体衬底sb(p型阱区pw2)中，光致抗蚀剂图案rs1用作掩模(离子注入抑制掩模)，因此离子注入不起作用。换句话说，在用于形成n型半导体区域nw的离子注入期间，除了n型半导体区域nw形成区域之外的其它区域中的半导体衬底sb的部分被光致抗蚀剂图案rs1覆盖。因此，n型杂质被选择性离子注入到n型半导体区nw形成区域中。

然后，进行图7所示的“半导体区域pr形成杂质注入”步骤(s8)。如图14所示，在像素区域1a中的有源区域actp中的半导体衬底sb中形成p⁺型半导体区域pr。

通过将诸如硼(b)的杂质离子注入到半导体衬底sb中来形成p⁺型半导体区域pr。p⁺型半导体区域pr是以高密度掺杂有p型杂质的p⁺型半导体区域。p⁺型半导体区域pr的杂质密度(p型杂质密度)高于p型阱区域pw1的杂质密度(p型杂质密度)。

p⁺型半导体区域pr(的底表面)的深度小于n型半导体区域nw(的底表面)的深度。p⁺型半导体区域pr主要形成在n型半导体区域nw的前表面层部分(前表面区域)处。因此，从半导体衬底sb的厚度方向看，n型半导体区域nw存在于最上层p⁺型半导体区域pr下方，并且p型阱区域pw1存在于n型半导体区域nw下方。

p⁺型半导体区域pr可以例如具体以下列方式形成。也就是说，如图14所示，首先，使用光刻技术在半导体衬底sb上方形成光致抗蚀剂图案(光致抗蚀剂层)rs2作为抗蚀剂层。光致抗蚀剂图案rs2具有在像素区域1a中的有源区域actp中打开(曝光)p⁺型半导体区域pr形成区域的开口op2。如图14所示，光致抗蚀剂图案rs2完全覆盖栅极电极gt。形成开口op2的光致抗蚀剂图案rs2的一个侧壁位于n型半导体区域nw上方。而其另一个侧壁位于元件隔离膜sti上方。然后，使用光致抗蚀剂图案rs2作为掩模(离子注入抑制掩模)，将诸如硼(b)的杂质离子注入到半导体衬底sb中。结果，在像素区域1a中，在p型阱区域pw1的前表面层部分和n型半导体区域nw的前表面层部分中形成p⁺型半导体区域pr。此后，去除光致抗蚀剂图案rs2。

另外，在用于形成p⁺型半导体区域pr的离子注入步骤中，如图14所示，光致抗蚀剂图案rs2完全形成在外围电路区域2a中。也就是说，在整个外围电路区域2a中，以覆盖栅极电极glt的方式在半导体衬底sb上方形成光致抗蚀剂图案rs2。因此，在用于形成p⁺型半导体区域pr的离子注入步骤中，在外围电路区域2a中的半导体衬底sb(p型阱区域pw2)中，光致抗蚀剂图案rs2用作掩模(离子注入抑制掩模)，并因此离子注入不起作用。

此外，在未形成n型半导体区域nw的区域中，p⁺型半导体区域pr的一部分与p型阱区域pw1相接触。也就是说，p⁺型半导体区域pr具有正下方存在n型半导体区域nw并且与n型半导体区域nw接触的部分以及正下方存在p型阱区域pw1并且与p型阱区域pw1接触的部分。

p型阱区域pw1是用于形成光电二极管pd的p型半导体区域，n型半导体区域nw是用于形成光电二极管pd的n型半导体区域。p⁺型半导体区域pr是用于形成光电二极管pd的p型半导体区域。p型阱区域pw1(p型半导体区域)、n型半导体区域nw和p⁺型半导体区域pr形成光电二极管(pn结二极管)pd。在p型阱区域pw1和n型半导体区域nw之间形成pn结。而在p⁺型半导体区域pr和n型半导体区域nw之间形成pn结。

然后，进行图7所示的“光电二极管pd热处理”步骤(s9)。对半导体衬底sb进行热处理，从而激活离子注入的半导体区域nw的形成杂质和半导体区域pr的形成杂质。在图13和图14，为了便于理解，示出了激活后的半导体区域nw和pr的形状。然而，精确地，在“光电二极管pd热处理”步骤(s9)完成之后形成图13和图14所示的形状。另外，这也适用于稍后步骤中的半导体区域。热处理可以通过例如激光退火、微波退火、rta(快速热退火)或炉退火或其组合来进行。热处理温度设定在约1000℃(900℃或更高温度)。与热处理步骤同时进行“终止处理”。

然后，进行图7所示的“半导体区域nm形成杂质注入”步骤(s10)。如图15所示，在外围电路区域2a中，在栅极电极glt的相对侧上的半导体衬底sb(p型阱区pw2)的部分中形成n^-型半导体区域(源极/漏极延伸区域)nm。

n^-型半导体区域nm可以例如以下列方式具体形成。也就是说，如图15所示，首先，在半导体衬底sb上方，使用光刻技术形成对外围电路区域2a进行开孔(暴露)的光致抗蚀剂图案(光致抗蚀剂层)rs3。然后，使用光致抗蚀剂图案rs3作为掩模(离子注入抑制掩模)，将n型杂质如磷(p)或砷(as)离子注入到外围电路区域2a中的半导体衬底sb(p型阱区域pw2)中。在该步骤处，在外围电路区域2a中，栅极电极glt用作掩模(离子注入抑制掩模)。因此，防止在栅极电极glt正下方的半导体衬底sb的区域中杂质的注入。因此，在外围电路区域2a的栅极电极glt的相对侧上的半导体衬底sb(p型阱区域pw2)的区域中，离子注入n型杂质。结果，形成n^-型半导体区域nm。此后，去除光致抗蚀剂图案rs3。

另外，在用于形成n^-型半导体区域nm的离子注入步骤中，如图15所示，在像素区域1a中，在包括栅极电极gt的表面的半导体衬底sb上方形成光致抗蚀剂图案rs3。也就是说，像素区域1a中的有源区域actp被光致抗蚀剂图案rs3覆盖。因此，在用于形成n^-型半导体区域nm的离子注入步骤中，在有源区域actp中的半导体衬底sb中，光致抗蚀剂图案rs3用作掩模(离子注入抑制掩模)。因此，离子注入不起作用。因此，在用于形成n^-型半导体区域nm的离子注入步骤中，离子不会注入到有源区域actp中的p型阱区域pw1、n型半导体区域nw和p⁺型半导体区域pr中。

然后，进行图8所示的“侧壁间隔物sw形成”步骤(s11)。如图16所示，在像素区域1a中的半导体衬底sb上方形成盖绝缘膜cp、抗反射膜arf和侧壁间隔物sw。

首先，可以如下形成盖绝缘膜cp。例如，在半导体衬底sb的主表面上方形成绝缘膜。然后，使用光刻方法和干法刻蚀方法对绝缘膜进行图案化。盖绝缘膜cp可以由例如氧化硅膜或氮化硅膜形成。盖绝缘膜cp形成在n型半导体区域nw和p⁺型半导体区域pr的前表面(暴露表面)上方。形成盖绝缘膜cp以保持半导体衬底sb的表面特性即界面特性良好。

然后，形成抗反射膜arf和侧壁间隔物sw。抗反射膜arf形成在盖绝缘膜cp上方，并且侧壁间隔物sw分别形成在栅极电极gt和glt的侧壁上方。

抗反射膜arf和侧壁间隔物sw可以例如以下列方式形成。也就是说，首先，在半导体衬底sb的主表面上方，以覆盖栅极电极gt和glt的方式形成绝缘膜zm。绝缘膜zm用作形成绝缘膜的抗反射膜arf和形成绝缘膜的侧壁间隔物sw两者。然后，在形成有抗反射膜arf的区域中的绝缘膜zm上方，使用光刻技术形成光致抗蚀剂图案rs4。光致抗蚀剂图案rs4完全覆盖传输晶体管tx的源极侧。换句话说，光致抗蚀剂图案rs4完全覆盖设置在传输晶体管tx的源极侧的n型半导体区域nw和p⁺型半导体区域pr。如图16所示，光致抗蚀剂图案rs4的一端位于栅极电极gt上方，其另一端位于元件隔离膜sti上方。此外，光致抗蚀剂图案rs4暴露传输晶体管tx的栅极电极gt的一部分以及其漏极区域和外围电路区域2a。另外，形成抗反射膜arf的绝缘膜zm由例如氮化硅膜、氮氧化硅膜或氧化硅膜和氮化硅膜的叠层膜形成。

使用光致抗蚀剂图案rs4作为掩模(刻蚀掩模)，通过诸如rie(反应离子刻蚀)方法的各向异性刻蚀来回刻蚀绝缘膜zm。结果，绝缘膜zm被局部地留在栅极电极gt和glt的侧壁上方，从而形成侧壁间隔物sw。此外，绝缘膜zm被留在光致抗蚀剂图案rs4下方，从而形成抗反射膜arf。抗反射膜arf经由盖绝缘膜cp形成在n型半导体区域nw和p⁺型半导体区域pr上方。抗反射膜arf的一部分(末端)在栅极电极gt上方延伸。

在栅极电极glt的相对侧壁上方形成侧壁间隔物sw。而对于栅极电极gt，在栅极电极gt的相对侧壁的漏极侧(浮置扩散部fd侧)的侧壁上方形成侧壁间隔物sw。栅极电极gt的源极侧上的侧壁被抗反射膜arf覆盖。

在rf偏压为1kw的条件下，使用chf3、ch4和ar气体进行各向异性刻蚀。在各向异性刻蚀中，半导体衬底sb在传输晶体管tx的浮置扩散部fd形成区域以及外围晶体管lt的源极/漏极形成区域中的部分的表面被刻蚀。图16表示这个阶段。然后，去除光致抗蚀剂图案rs4。

然后，进行图8所示的“半导体区域nr形成杂质注入”步骤(s12)和“半导体区域sd形成杂质注入”步骤(s13)。如图17所示，在像素区域1a的有源区域actp中，磷(p)或砷(as)的杂质被离子注入到在栅极电极gt的相对侧中的另一侧(漏极侧)上的半导体衬底sb(p型阱区域pw1)中，从而形成n型半导体区域nr。另外，漏极侧对应于与形成n型半导体区域nw的一侧相对的一侧。

在形成n型半导体区域nr的离子注入步骤中，抗反射膜arf和栅极电极gt可以用作掩模(离子注入抑制掩模)。这可以防止在抗反射膜arf和栅极电极gt正下方的半导体衬底sb的区域中注入杂质。结果，如图17所示，在传输晶体管tx的栅极电极gt的相对侧中的另一侧(漏极侧，即与形成有n型半导体区域nw的一侧相对的一侧)的半导体衬底sb的部分(p型阱区域pw1)中，可以形成n型半导体区域nr。

n型半导体区域nw和n型半导体区域nr形成为跨传输晶体管tx的沟道形成区域(对应于在栅极电极gt正下方的衬底区域)而彼此分离。n型半导体区域nr是用作传输晶体管tx的漏极区域的n型高密度半导体区域。n型半导体区域nr用作传输晶体管tx的漏极区域，并且也可以被视为浮置扩散部(浮置扩散层)fd。

而在外围电路区域2a中，离子注入到栅极电极glt和侧壁间隔物sw的合成体的相对侧上的半导体衬底sb的部分(p型阱区域pw2)中，从而形成n⁺型半导体区域sd。在用于形成n⁺型半导体区域sd的离子注入期间，其侧壁上方的栅极电极glt和侧壁间隔物sw可用作掩模(离子注入抑制掩模)。因此，在外围电路区2a中的侧壁间隔物sw和栅极电极glt的合成体的相对侧上的半导体衬底sb的区域(p型阱区域pw2)中离子注入n型杂质(磷或砷)。结果，形成n⁺型半导体区域sd。

n⁺型半导体区域sd是与n^-型半导体区域nm相同的导电类型(这里为n型)的半导体区域，并且杂质密度(n型杂质密度)比n^-型半导体区域nm更高，并且深度(结深度)比n^-型半导体区域nm更深。结果，在外围电路区域2a中，由n⁺型半导体区域sd和n^-型半导体区域nm形成用作外围晶体管lt的源极或漏极的半导体区域(源极/漏极区域)。因此，外围晶体管lt的源极/漏极区域具有ldd结构。

另外，n型半导体区域nr和n⁺型半导体区域sd可以通过相同的离子注入步骤形成，也可以通过不同的离子注入形成。

而通过与n型半导体区域nr和n⁺型半导体区域sd的形成步骤相同的步骤，也可以形成例如图3所示的其它晶体管的源极/漏极区域，即复位晶体管rst、选择晶体管sel和放大晶体管ami。复位晶体管rst、选择晶体管sel和放大晶体管ami的源极/漏极区域可以通过与n型半导体区域nr和n⁺型半导体区域sd之一或这二者相同的离子注入步骤来形成，但是也可以通过与n型半导体区域nr和n⁺型半导体区域sd的不同的离子注入形成。

然后，执行图8所示的“misfet热处理”步骤(s14)。对半导体衬底sb进行热处理，从而激活经离子注入的半导体区域nm的形成杂质、半导体区域nr的形成杂质和半导体区域sd的形成杂质。热处理可以通过例如激光退火、微波退火、rta(快速热退火)或炉退火或其组合来进行。热处理温度被设定在约1000℃(900℃或以上)。与热处理步骤同时进行“终止处理”。

通过到此为止的步骤，在半导体衬底sb的像素区域1a中，形成光电二极管pd、传输晶体管tx以及图17的截面图中未示出的其它晶体管，即复位晶体管rst、选择晶体管sel和放大晶体管ami(参照图3)。而在半导体衬底sb的外围电路区域2a中，形成作为misfet的外围晶体管lt。

然后，执行图8所示的“硅化物阻挡膜blk形成”步骤(s15)。如图18所示，在半导体衬底sb的主表面上方形成由例如氧化硅膜形成的硅化物阻挡膜blk。然后，形成具有覆盖像素区域1a并露出外围电路区域2a的图案的光致抗蚀剂图案rs5。使用光致抗蚀剂图案rs5作为掩模，使硅化物阻挡膜blk经受各向异性干刻蚀。因此，硅化物阻挡膜blk选择性地仅留在像素区域1a中，以至少覆盖浮置扩散部fd。因此，在外围电路区域2a中，露出作为外围晶体管lt的源极/漏极区域的n⁺型半导体区域sd和栅极电极glt的表面。另外，光致抗蚀剂图案rs5由与光致抗蚀剂图案rs4相同的材料形成。硅化物阻挡膜blk的各向异性干法刻蚀条件与绝缘膜zm的各向异性刻蚀相同。此后，去除光致抗蚀剂图案rs5。

然后，执行图8所示的“金属硅化物层sil形成”步骤(s16)。如图19所示，通过自对准硅化物技术，进行在n⁺型半导体区域sd的顶部(前表面层部分)以及在栅极电极glt的顶部(前表面层部分)形成低电阻金属硅化物层sil等的步骤。

“金属硅化物层sil形成”步骤(s16)包括例如金属膜形成步骤、硅化物层sil形成热处理步骤和未反应的金属膜去除步骤。通过金属膜形成步骤，将金属膜如镍(ni)膜、钛(ti)膜、钴(co)膜或铂(pt)膜及其合金膜沉积在半导体衬底sb上方。然后，使半导体衬底sb经受热处理。结果，允许金属膜与n⁺型半导体区域sd和栅极电极glt的前表面层部分反应，从而形成硅化物层sil。然后，去除金属膜的未反应部分。结果，金属硅化物层sil可以形成在n⁺型半导体区域sd的顶部(前表面层部分)、栅极电极glt的顶部(前表面层部分)等。作为形成金属膜的金属硅化物层，可以使用诸如镍(ni)膜、钛(ti)膜、钴(co)膜或铂(pt)膜及其合金膜的金属膜。当使用钛(ti)膜或钴(co)膜时，热处理在850℃至900℃进行。因此，可以同时进行“终止处理”。

进行(s17)。如图20所示，在半导体衬底sb的主表面(整个主表面)上方，形成层间绝缘膜il1和插塞电极pg。也就是说，层间绝缘膜il1以覆盖栅极电极gt和glt、侧壁间隔物sw和抗反射膜arf的方式形成在半导体衬底sb上方。作为层间绝缘膜il1，可以通过使用例如teos(四乙基原硅酸盐)气体作为原料气体的cvd方法在半导体衬底sb上方沉积氧化硅膜。另外，在像素区域1a中，层间绝缘膜il1形成在硅化物阻挡膜blk上方。

在层间绝缘膜il1的沉积之后，也可以通过cmp(化学机械抛光)方法对层间绝缘膜il1的前表面(顶表面)进行抛光，从而平坦化层间绝缘膜il1的顶表面。即使当由于在沉积层间绝缘膜il1的阶段中的下层台阶差而在层间绝缘膜il1的表面中形成不均匀的形状时，在沉积之后通过cmp方法对层间绝缘膜il1的表面进行抛光。结果，可以获得具有平坦化表面的层间绝缘膜il1。

然后，使用形成在层间绝缘膜il1上方的光致抗蚀剂图案(未示出)作为刻蚀掩模，对层间绝缘膜il1进行干法刻蚀，从而在层间绝缘膜il1中形成接触孔(通孔、孔或开口)ct。

接触孔ct以穿透层间绝缘膜il1的方式形成。接触孔ct例如形成在n型半导体区域nr上方，或者形成在n⁺型半导体区域sd上方。在形成在n型半导体区域nr上方的接触孔ct的底部，露出n型半导体区域nr的表面的一部分。而在n⁺型半导体区域sd上方形成的接触孔ct的底部，露出形成在n⁺型半导体区域sd的表面处的金属硅化物层sil的一部分。此外，尽管未示出，但接触孔ct也分别形成在栅极电极gt和glt上方。此外，接触孔ct也分别形成在图3所示的其它晶体管的相应栅极电极(gr、gs和ga)和相应源极/漏极区域上方，即复位晶体管rst、选择晶体管sel和放大晶体管ami。

然后，在接触孔ct中，形成由钨(w)等形成的导电插塞电极pg作为用于耦合的导体部分。插塞电极pg可以例如以下述方式形成。

为了形成插塞电极pg，首先在包括接触孔ct的内部(在底表面和内壁之上)的层间绝缘膜il1上方形成阻挡导体膜。阻挡导体膜例如由钛膜和形成在钛膜上方的氮化钛膜的叠层膜(即，钛/氮化钛膜)形成，并且可以使用溅射方法等形成。然后，通过cvd方法等在阻挡导体膜上方形成由钨膜等形成的主导体膜，以填充接触孔ct。然后，通过cmp方法、回刻蚀方法等去除接触孔ct外的主导体膜和阻挡导体膜的不需要部分(层间绝缘膜il1上方)。结果，层间绝缘膜il1的顶表面露出。因此，插塞电极pg由被埋置并留在层间绝缘膜il1中的接触孔ct中的阻挡导体膜和主导体膜形成。另外，为了简化附图，在图20中，形成插塞电极pg的阻挡导体膜和主导体膜以一体形式示出。

然后，执行图8所示的“导线m1、m2和m3形成”步骤(s18)。如图6所示，进行层间绝缘膜il2至il4以及包括埋置在其中的插塞电极pg的层间绝缘膜il1上方的布线m1至m3的形成步骤。

例如，在层间绝缘膜il1上方，使用cvd方法等形成氮化硅膜和在氮化硅膜上方的氧化硅膜的层叠膜，作为层间绝缘膜il2。然后，使用光刻技术和干法刻蚀技术在层叠膜中形成布线沟槽。然后，在包括布线沟槽的内部(在底表面和内壁之上)的层间绝缘膜il2上方形成阻挡导体膜。阻挡导体膜例如由钽(ta)膜和在钽膜上方的氮化钽(tan)膜的层叠膜形成，并且可以使用溅射方法等形成。然后，在阻挡导体膜上方，通过溅射方法等沉积薄铜膜作为种子膜。然后，通过电解电镀方法，在种子膜上方沉积铜镀膜作为主导体膜。铜镀膜填充布线沟槽的内部。然后，通过cmp方法等去除布线沟槽以外(在层间绝缘膜il2上方)的铜镀膜、种子膜和阻挡导体膜的不需要部分。结果，在布线沟槽中形成包括铜作为主导电材料的第一层导线m1。另外，在图6中，形成导线m1的铜镀膜、种子层和阻挡导体膜以一体形式示出。因此，通过在布线沟槽的内部嵌入阻挡膜、种子膜和铜镀膜，可以形成导线m1。

此外，以相同的方式，如图6所示，在包括其中形成的导线m1的层间绝缘膜il2上方，形成层间绝缘膜il3。在层间绝缘膜il3中形成导线m2。在包括其中形成的导线m2的层间绝缘膜il3上方，形成层间绝缘膜il4。在层间绝缘膜il4中形成导线m3。导线m1由单大马士革方法形成。然而，导线m2和导线m3可以通过单大马士革方法或双大马士革方法形成。

另外，在层间绝缘膜il3中，还形成了位于导线m2和导线m1之间并且耦合导线m2和m1的过孔部分。在层间绝缘膜il4中，还形成了位于导线m3和导线m2之间并且耦合导线m3和导线m2的过孔部分。当通过双大马士革方法形成导线m2时，用于耦合导线m2和导线m1的过孔部分与导线m2一起形成，并与导线m2一体形成。然而，当通过单大马士革方法形成导线m2时，用于耦合导线m2和导线m1的过孔部分与导线m2分开地形成。类似地，当通过双大马士革方法形成导线m3时，用于耦合导线m3和导线m2的过孔部分与导线m3一起形成，并与导线m3一体形成。然而，当通过单大马士革方法形成导线m3时，用于耦合导线m3和导线m2的过孔部分与导线m3分开地形成。

然后，执行图8所示的“氢烧结”步骤(s19)。在400℃左右的氢气气氛中进行氢烧结，用于悬键终止。另外，在本实施例的情况下，在制造步骤期间执行多次的“终止处理”。因此，可以省略“氢烧结”步骤。

然后，如图6所示，在最上层层间绝缘膜il4上方，以在平面图中与形成光电二极管pd的n型半导体区域nw重叠的方式安装作为片上透镜的微透镜ml。另外，可以在微透镜ml和层间绝缘膜il4之间设置滤色器。可替选地，如果不需要，则可以省略微透镜ml的安装。

通过到目前为止的步骤，可以制造本实施例的半导体器件。

另外，在图7和图8中，由双线包围的步骤表示该步骤包括“终止处理”。

关于本实施例的主要特征和效果

根据本实施例，在进行氢吸附位置has形成步骤(s2)之后，进行光电二极管pd制造步骤。光电二极管pd制造步骤包括包含“终止处理”的步骤。为此，可以充分降低界面能级。这可以减少具有光电二极管pd的cmos图像传感器的暗时间白斑和暗电流。

此外，在进行氢吸附位置has形成步骤(s2)之后，执行传输晶体管tx或外围晶体管lt的制造步骤。传输晶体管tx或外围晶体管lt的制造步骤包括多个包括“终止处理”的步骤。为此，可以充分降低界面能级。这可以改善传输晶体管tx或外围晶体管lt的电特性。

此外，在元件隔离膜sti形成“步骤(s3)之前进行氢吸附位置has形成步骤(s2)。结果，在所有涉及600℃或更高温度的高温的制造步骤中，可以执行“终止处理”。这可以提高具有光电二极管pd、传输晶体管tx或外围晶体管lt的半导体器件的电特性和性能。

而从氢吸附部位has释放的氢最终释放到衬底外部，作为稳定的h2，但在氢吸附位置的消除过程期间可能作为h离子或h基团在衬底中扩散。活性氢可以更有效地进行悬键的终止。此外，对于在氢吸附位置处的氢吸留(occlusion)，认为大气中的h2在氢吸附位点处通过解离吸留而被吸附。

第二实施例

在第一实施例中，对其中半导体器件接收来自半导体衬底的前表面侧的光的前表面照射型图像传感器进行了描述。另一方面，在本第二实施例中，对半导体器件从半导体衬底的背表面侧接收光的背表面照射型图像传感器的例子进行说明。

例如，利用前表面照射型图像传感器(对应于第一实施例的半导体器件)，入射到微透镜(ml)的光穿过层间绝缘膜(il1至il4)，被施加到光电二极管(pd)。在位于光电二极管(pd)之上的层间绝缘膜(il1至il4)的部分处，不形成导线(m1至m3)，并且这些部分成为光通过区域。随着像素数量的增加和图像传感器的尺寸减小，光通过区域的面积减小。因此，利用前表面照射型图像传感器，可以减少入射到光电二极管上的光量。

在这种情况下，提出了背表面照射型图像传感器，其中使光从半导体衬底的背表面侧入射光，并使入射光有效地到达光电二极管。在本第二实施例中，将描述应用于背表面照射型图像传感器的示例。

本第二实施例的半导体器件的配置及其外围电路区域的元件结构与第一实施例的半导体器件的结构相同，并且其外围电路区域的元件结构参考图1至图6，因此将不进行描述。

像素区域的元件结构

接着，对本第二实施例的半导体器件的像素区域的元件结构进行描述。图25是本第二实施例的半导体器件的主要部分的横截面图，大致对应于图3的a-a线的横截面图、并且对应于第一实施例的图6。另外，图25也是在制造稍后描述的第二实施例的半导体器件的方法中的主要部分的横截面图。

如图23所示，光电二极管pd和传输晶体管tx形成在半导体衬底sb处。此外，在半导体衬底sb的前表面侧(对应于图25的下侧)，形成层间绝缘膜(il1至il4)和布线层(m1至m3)。在这些方面，本第二实施例也与第一实施例相同。此外，在本第二实施例中，如图25所示，在层间绝缘膜(il4)下覆的层处形成接触膜oxf。支撑衬底ss布置在接触膜oxf下覆的层处。

此外，在本第二实施例中，半导体衬底sb的厚度小于第一实施例中的半导体衬底sb的厚度。此外，在半导体衬底sb的背表面(对应于图25的上侧的表面)形成由例如氮氧化硅膜形成的抗反射膜arf1。在抗反射膜arf1上方安装微透镜ml。另外，可以在半导体衬底sb和抗反射膜arf1之间形成p⁺型半导体区域。

在这样构成的像素区域1a中，当光入射到微透镜ml上时，入射到微透镜ml上的光通过抗反射膜arf1到达半导体衬底sb的背表面。然后，已经到达半导体衬底sb的背表面的光穿过半导体衬底sb的内部，以被施加到光电二极管pd。

制造半导体器件的方法

接着，将描述本第二实施例的半导体器件的制造方法。另外，下面将描述像素区域中的制造步骤。图23至图25是表示制造步骤期间的第二实施例的半导体器件的主要部分的横截面视图。另外，图23至图25均是与图3的a-a线对应的位置处的横截面视图。

首先，本第二实施例与第一实施例的不同之处在于：抗反射膜arf1不形成在半导体衬底sb的主表面侧上，而是形成在半导体衬底sb的背面侧上。，第二实施例的用于制造半导体器件的方法几乎与直到图6所示的半导体器件的完成相同。因此，将仅描述不同的部分。

在形成参照图16描述的形成抗反射膜arf和侧壁间隔物sw的步骤中，在绝缘膜zm被光致抗蚀剂图案rs4覆盖的情况下，使绝缘膜zm经受各向异性刻蚀。然而，在第二实施例中，在不形成光致抗蚀剂图案rs4的情况下，使绝缘膜zm经受各向异性刻蚀。结果，如图23所示，侧壁间隔物sw形成在栅极电极gt的相对侧上的相应侧壁上。其他步骤与第一实施例中相同。

然后，如图24所示，包括形成在其中的导线m3的层间绝缘膜il4的表面被设定为朝下。在层间绝缘膜il4的表面处，经由例如氧化硅膜形成的接触膜oxf而布置支撑衬底ss。结果，在半导体衬底sb的背表面朝上的情况下，半导体衬底sb和包括绝缘膜il1至1l4的层叠体被固定到支撑衬底ss。然后，如图24所示，对半导体衬底sb的朝上的背表面进行抛光。结果，可以减小半导体衬底sb的厚度。

然后，如图25所示，在半导体衬底sb的背表面上方形成由例如氮氧化硅膜形成的抗反射膜arf1。另外，使用光刻技术和离子注入方法，半导体衬底sb的上表面侧的背表面可以掺杂有诸如硼(b)的p型杂质，从而在半导体衬底sb和抗反射膜arf1之间形成p⁺型半导体区域。

然后，如图25所示，在抗反射膜arf1上方，以在平面图中与形成光电二极管pd的n型半导体区域nw重叠的方式安装微透镜ml。以直到此为止的方式，可以制造作为本第二实施例中的图像传感器的半导体器件。

本第二实施例在光电二极管pd或晶体管的形成方法方面与第一实施例中的也是相同的。因此，本第二实施例也能够提供与第一实施例中描述的相同效果。

第三实施例

在本第三实施例中，将描述其中半导体器件是非易失性半导体存储器器件的示例。非易失性半导体存储器器件具有多个存储器单元mc。如图34所示，存储器单元mc具有经由栅极绝缘膜gox1形成在半导体衬底sb上方的控制栅极电极cg、经由栅极绝缘膜mz形成在半导体衬底sb上方的存储器栅极电极mg以及以插入在控制栅极电极cg和存储器栅极电极mg之间的方式形成在半导体衬底sb的表面中的半导体区域nm1和sd1。

下面，参照图26至图34将描述用于制造本实施例的半导体器件的方法。图26是表示本实施例的半导体器件的一些制造步骤的处理流程图。另外，图26中的双线包围的步骤表示该步骤包括“终止处理”。图27至图34均是制造步骤期间的本实施例的半导体器件(特别是存储器单元mc部分)的主要部分的横截面视图。

图26所示的步骤(s21)至步骤(s24)与图7所示的步骤(s1)到步骤(s4)相同，因此将不进行描述。图27是表示直到步骤(s24)的步骤的完成之后的制造步骤期间的主要部分的横截面视图。在本实施例中，阱区域被给予附图标记“pw3”。

然后，进行图26所示的“栅极绝缘膜gox1形成”步骤(s25)和“控制栅极电极cg形成”步骤(s26)。如图28所示，在半导体衬底sb(p型阱区域pw3)上方形成栅极绝缘膜gox1和控制栅极电极cg。栅极绝缘膜gox1和控制栅极电极cg的形成方法与第一实施例的栅极绝缘膜gox和栅极电极gt的形成方法相同。换句话说，“栅极绝缘膜gox1形成”步骤(s25)包括“终止处理”。

然后，进行图26所示的“栅极绝缘膜mz形成”步骤(s27)和存储器栅极电极mg形成”步骤(s28)。如图29所示，为了形成栅极绝缘膜mz，以使得覆盖控制栅极电极cg的顶表面和侧表面的方式顺序地形成绝缘膜mz1、mz2和mz3。绝缘膜mz1、mz2和mz3分别由氧化硅膜、氮化硅膜和氧化硅膜形成。绝缘膜mz1由氧化硅膜形成，在例如约1000℃至1100℃的温度通过热氧化方法、issg氧化方法等形成。绝缘膜mz2由氮化硅膜形成，并通过cvd方法形成。绝缘膜mz3由氧化硅膜形成，并通过cvd方法形成。另外，绝缘膜mz1的形成步骤包括“终止处理”。

然后，如图30所示，在绝缘膜mz3上方形成由多晶硅膜等形成的导体膜ps。例如，作为导体膜ps，优选使用利用诸如磷(p)或砷(as)的n型杂质或诸如硼(b)的p型杂质掺杂而电阻率降低的导体膜。

然后，如图31所示，通过各向异性干法刻蚀技术，导电膜ps被回刻蚀，从而形成存储器栅极电极mg和间隔物sp。由以侧壁间隔物形式保留的导体膜ps形成的存储器栅极电极mg经由绝缘膜mz1、mz2和mz3形成在控制栅极电极cg的相对侧上的侧壁中的第一侧的侧壁上方，即在布置与控制栅极电极cg相邻的存储器栅极电极mg的一侧。而由以侧壁间隔物形式保留的导体膜ps形成的间隔物ps经由绝缘膜mz1、mz2和mz3形成在控制栅极电极cg的相对侧上的侧壁中与第一侧相对的侧壁上方，即在布置与控制栅极电极cg相邻的存储器栅极电极mg的一侧相对的一侧。

然后，如图32所示，间隔物sp和绝缘膜mz1、mz2和mz3被去除。首先，使用光刻法，在半导体衬底sb上方形成光致抗蚀剂图案(未示出)以覆盖存储器栅极电极mg并暴露间隔物sp。然后，通过使用所形成的光致抗蚀剂图案作为刻蚀掩模的干法刻蚀，去除间隔物sp。另一方面，存储器栅极电极mg被光致抗蚀剂图案覆盖，因此不被刻蚀而保留。然后，去除光致抗蚀剂图案。然后，通过诸如湿法刻蚀的刻蚀来去除绝缘膜mz1、mz2和mz3的未被存储器栅极电极mg覆盖的部分。因此，形成位于存储器栅极电极mg和p型阱pw3之间以及存储器栅极电极mg和控制栅极电极cg之间的栅极绝缘膜mz。栅极绝缘膜mz包括绝缘膜mz1、mz2和mz3的层叠结构。绝缘膜mz2具有电荷保持功能。

然后，进行图26所示的“半导体区域nm1形成杂质注入”步骤(s29)。使用控制栅极电极cg、存储器栅极电极mg和元件隔离膜sti作为掩膜，将诸如砷(as)或磷(p)的n型杂质掺杂到半导体衬底sb的p型阱区域pw3中。结果，如图33所示，n^-型半导体区域nm1以插入在控制栅极电极cg和存储器栅极电极mg之间的方式而形成。

然后，进行图26所示的“侧壁间隔物sw1形成”步骤(s30)。在半导体衬底sb上方形成用于侧壁间隔物sw的绝缘膜。绝缘膜通过例如各向异性刻蚀被回刻蚀。如图34所示，绝缘膜选择性地保留在控制栅极电极cg的侧壁之上并且保留在存储器栅极电极mg的侧壁之上，从而形成侧壁间隔物sw1。侧壁间隔物sw1均由诸如氧化硅膜或氮化硅膜或其层叠膜的绝缘膜形成。

然后，进行图26所示的“半导体区域sd1形成杂质注入”步骤(s31)。使用控制栅极电极cg、存储器栅极电极mg、侧壁间隔物sw1和元件隔离膜sti作为掩模，在半导体衬底sb的p型阱区域pw3中掺杂诸如砷(as)或磷(p)的n型杂质。结果，如图34所示，n⁺型半导体区域sd1以插入在控制栅极电极cg和存储器栅极电极mg之间的方式形成。

然后，进行图26所示的“存储器单元mc热处理”步骤(s32)。使半导体衬底sb经受热处理，从而激活经离子注入的半导体区域nm1的形成杂质和半导体区域sd1的形成杂质。热处理可以以与第一实施例相同的方式进行。热处理步骤包括“终止处理”。

与第一实施例一样，在进行导线形成步骤之后，也可以进行氢烧结步骤。

根据本实施例，在进行氢吸附位置has形成步骤(s22)之后，进行存储器单元mc的制造步骤。存储器单元mc的制造步骤包括包含终止处理的大量步骤。因此可以充分降低界面能级。这可以提高存储器单元mc的写入、擦除和读出特性。

到此为止，通过其实施例具体描述了本发明人完成的发明。但是本发明并不局限于这些实施例，而是可以在不脱离其主旨的范围内进行各种变更。