一种闪存单元器件及闪存的制作方法

本发明涉及半导体领域，尤其涉及一种闪存单元器件及闪存。

背景技术：

闪存以其低成本、低功耗、存取速度快等性能优势，已经在非易失存储器领域占据主导地位。随着科技的发展，数据存储介质应用也由一些传统的非易失存储器专向闪存型存储器，以闪存为主要存储介质的大容量固态存储设备已经成为当今数据存储的主流方案之一。

现有闪存单元为一体的多晶硅浮栅结构，通过闪存单元中的控制栅(controlgate,cg)加高电压，使载流子在电场的加速下具有一定能量，利用量子遂穿效应越过氧化层，并保存在浮栅中，浮栅保证数据的正常存取和擦除，以完成数据读写操作，闪存单元存储内容取决于浮栅所存储的电荷数量。现有闪存单元在老化和浮栅漏电情况下会导致数据丢失或损坏，因此，现有闪存单元中存储数据的可靠性不高。

技术实现要素：

本发明实施例通过提供一种闪存单元器件及闪存，解决了现有闪存单元中存储数据的可靠性不高的技术问题。

第一方面，本发明实施例提供一种闪存单元器件，包括：

半导体衬底；

位于所述半导体衬底中的沟道区、源区和漏区，其中，所述源区和所述漏区分别与所述沟道区连接，所述漏区包括多个相互隔离的子漏区；

位于所述沟道区上方的浮栅层和位于所述浮栅层上方的控制栅层，所述浮栅层与所述沟道区之间、所述浮栅层与所述控制栅层之间、以及覆盖所述控制栅层的均为氧化物隔离区域，所述浮栅层包括多个相互隔离的浮栅块，浮栅块的个数与子漏区的个数相同。

可选的，各个相互隔离的子漏区均为条状浮栅块，沿着所述源区与所述漏区之间的垂线方向并列排布，其中，相邻的条状浮栅块之间为氧化物隔离层。

可选的，各个相互隔离的子漏区沿着所述源区与所述漏区之间的垂线方向并列排布。

第二方面，本发明实施例提供了一种闪存，包括第一方面任一所述的闪存单元器件，所述闪存还包括：

引线层；

读出电路，所述读出电路通过所述引线层与所述漏区中的全部数量或部分数量的子漏区一一对应的连接；

表决电路，包括n个输入端口，所述表决电路的n个输入端口与所述读出电路中的n个输出端口一一对应的连接，n为大于1的奇数，所述n个输出端口为所述读出电路的全部或部分输出端口。

5、如权利要求4所述的闪存，其特征在于，如果所述漏区包括相互隔离的m个子漏区，m为大于n的整数；

所述引线层包括n个金属引线，所述读出电路包括n个输入端口和n个输出端口，其中，所述读出电路的n个输入端口通过所述n个金属引线与所述漏区中的任意n个子漏区一一对应的连接。

6、如权利要求5所述的闪存，其特征在于，所述读出电路为包括n个输入端口和n个输出端口的读出电路单体结构，或者

所述读出电路包括相互独立的n个数据读取子电路，其中，每个数据读取子电路包括一输入端口和一输出端口。

7、如权利要求4所述的闪存，其特征在于，如果所述漏区包括相互隔离的m个子漏区，m为大于n的整数；

所述引线层包括m个金属引线；

所述读出电路包括m个输入端口和m个输出端口，所述读出电路的m个输入端口通过所述m个金属引线与所述m个子漏区一一对应的连接。

8、如权利要求7所述的闪存，其特征在于，所述读出电路为包括m个输入端口和m个输出端口的读出电路单体结构，或者

所述读出电路包括相互独立的m个数据读取子电路，其中，每个数据读取子电路包括一输入端口和一输出端口。

本发明实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

由于本发明实施例提供的闪存单元器件，漏区包括多个相互隔离的子漏区，浮栅层包括相互隔离的浮栅块的个数与漏区中的子漏区个数相同，使得浮栅层被划分为多个独立的区域来存储数据，从而实现了数据的多备份存储。在浮栅层中的部分浮栅块因外力或闪存单元老化造成数据损坏的情况下，其他浮栅块上保存的数据仍然可以输出，因此只要浮栅层中的浮栅块没有全部损坏，就可以读取到闪存单元器件中保存的数据，因此，增加了闪存单元器件中存储数据的可靠性。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的闪存单元器件的结构示意图；

图2为图1的aa＇方向剖面示意图；

图3为图1的bb＇方向剖面示意图；

图4为本发明提供的闪存的局部剖面图；

图5为本发明提供的闪存的结构示意图。

具体实施方式

鉴于现有闪存单元易数据丢失或损坏而导致现有闪存单元中存储数据的可靠性不高的技术问题，本发明实施例提供一种闪存单元器件及闪存，总体思路如下：

包括：半导体衬底；位于半导体衬底中的沟道区、源区和漏区，其中，源区和漏区分别与沟道区连接，漏区包括多个相互隔离的子漏区；位于沟道区上方的浮栅层和位于浮栅层上方的控制栅层，浮栅层与沟道区之间、浮栅层与控制栅层之间、以及控制栅层的上方均为氧化物隔离区域，浮栅层包括多个相互隔离的浮栅块，浮栅块的个数与子漏区的个数相同。

通过上述技术方案，浮栅层包括的浮栅块个数与漏区包括得子漏区个数相同，使得浮栅层被划分为多个独立的区域，与对应的子漏区配合来存储数据，从而实现了闪存单元器件中数据的多备份存储，因此在浮栅层中的部分浮栅块因外力或闪存单元老化造成数据损坏的情况下，其他浮栅块上保存的数据仍然可以正确输出，因此，增加了闪存单元中存储数据的可靠性。

为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。

参考图1～图3所示，本发明实施例提供的闪存单元器件，包括：半导体衬底200；位于半导体衬底200中的沟道区203、源区201和漏区，其中，源区201和漏区分别与沟道区203连接，漏区包括多个相互隔离的子漏区202；位于沟道区203上方的浮栅层206和位于浮栅层206上方的控制栅层207，浮栅层206与沟道区203之间、浮栅层206与控制栅层207之间、以及控制栅层207的上方均为氧化物隔离区域，浮栅层206包括多个相互隔离的浮栅块206-1，浮栅块206-1的个数与子漏区202的个数相同。

在半导体衬底200中还形成有场氧化区204，覆盖在源区201和各个相互隔离的子漏区202的上方，以隔绝其他器件与本发明实施例中的闪存单元器件。

具体的，如果浮栅层206包括5个浮栅块206-1，对应的，漏区包括5个子漏区202；如果浮栅层206包括3个浮栅块206-1，对应的，漏区包括3个子漏区202；如果浮栅层206包括7个浮栅块206-1，对应的，漏区包括7个子漏区202；…以此类推，可以设置更多个浮栅块206-1和对应的漏区202，子漏区202的个数和浮栅层206的个数越多，闪存单元器件的可靠性就更高。

各个子漏区202之间均有隔离层208隔开，保证了各个子漏区202相互之间的独立，形成了非一体结构的漏区。

在一实施例中，各个相互隔离的浮栅块206-1均为条状浮栅块206-1，各个条状浮栅块206-1沿着源区201与漏区之间的垂线方向并列排布。其中，相邻的条状浮栅块206-1之间通过氧化物隔离层205-3隔离，从而使各个条状浮栅块206-1之间均相互独立，形成了非一体结构的浮栅层206。

需要说明的是，各个条状浮栅块206-1各自的存储电荷数量代表其存储的数据。

氧化物隔离区域包括：位于浮栅层206与沟道区203之间的栅氧化层205-2、位于浮栅层206与控制栅层207之间的氧化层205-1、位于相邻的浮栅块206-1之间的氧化物隔离层205-3、覆盖在控制栅层207上的氧化层205-4。

进一步的，各个相互隔离的子漏区202的排布方向与m个相互隔离的浮栅块206-1的排布方向相同，即：各个相互隔离的子漏区202也沿着源区201与漏区之间的垂线方向并列排布，从而一个浮栅块206-1与对应的一个子漏区202构成一组。

基于同一发明构思，本发明实施例提供了一种闪存，参考图4和图5所示，包括本发明在前述实施例提供的闪存单元器件，还包括：引线层209、读出电路210和表决电路211。其中，闪存单元器件的结构参考图1～图3和前述闪存单元器件实施例所述，为了说明书的简洁，不再赘述。

读出电路210通过引线层209与漏区中的全部数量或部分数量的子漏区202一一对应的连接；表决电路211，包括n个输入端口，表决电路211的n个输入端口与读出电路210中的n个输出端口一一对应的连接，n为大于1的奇数，n个输出端口为读出电路210的全部或部分输出端口。

如果漏区包括相互隔离的m个子漏区202，m为大于n的整数，则针对读出电路210和引线层209可以有如下两种实施方式：

一种实施方式为：引线层209包括n个金属引线，读出电路210包括n个输入端口和n个输出端口，其中，读出电路210的n个输入端口通过n个金属引线与漏区中的任意n个子漏区202一一对应的连接；表决电路211的n个输入端口与读出电路的全部数量的输出端口一一对应的连接。

在本实施方式下，读出电路210为包括n个输入端口和n个输出端口的读出电路单体结构，或者所述读出电路210包括相互独立的n个数据读取子电路，其中，每个数据读取子电路包括一输入端口和一输出端口。

可以看出，在本实施方式中，读出电路210中的输入端口、输出端口，表决电路211中的输入端口、以及引线层209中的金属引线数目均相同，且为少于漏区的子漏区202个数的奇数。

另一种实施方式为：引线层209包括m个金属引线；读出电路210包括m个输入端口和m个输出端口，读出电路210的m个输入端口通过m个金属引线与m个子漏区202一一对应的连接，表决电路211的n个输入端口与读出电路的m个输出端口中的任意n个输出端口一一对应的连接。

在本实施方式下，读出电路210为包括m个输入端口和m个输出端口的读出电路单体结构，或者读出电路210包括相互独立的m个数据读取子电路，其中，每个数据读取子电路包括一输入端口和一输出端口。

可以看出，在本实施方式中，表决电路211的输入端口数目n为小于m的奇数，而读出电路210中的输入端口、输出端口，以及引线层209中的金属引线数目均相同，且与漏区的子漏区202个数相同，均为m个。

在某一个或多个浮栅块206-1因外力或闪存单元老化造成数据损坏并且损坏数据的个数小于正确数据的个数的情况下，浮栅块206-1上保存的数据仍然可以通过读出电路210预读出，再通过表决电路211对预读出的全部数据进行表决，以少数服从多数的方式，从全部数据中表决出重复次数最多的数据并输出，因此只要损坏数据的个数小于正确数据的个数，就一定能从闪存单元器件中读取到正确数据。而浮栅块206-1中的数据大量损坏发生的可能性极低，因此大大提高了闪存中数据存储的可靠性。

比如，以读出电路210从7个浮栅块206-1中读出6个a数据，1个b数据为例，则表决电路211表决出a数据并输出(认为b数据为损坏的数据，a数据为正确数据)。

又比如，以读出电路210从7个浮栅块206-1中读出5个a数据、1个c数据、1个d数据为例，则表决电路211表决出a数据并输出。认为c数据和d数据为不同损坏数据，而a数据为正确数据。

由于引线层209中的金属引线、读出电路210的输入端口、输出端口，以及表决电路211的输入端口均为奇数个，因此可以避免表决电路211表决出正确数据的个数与损坏数据的个数相等的情况，因此进一步提高了从闪存中读取到正确数据的可靠性。

具体的，n个数据读取子电路可以互为相同的电路。

具体的，读出电路210可以有多种实施方式，下面分别进行描述：

实施方式一：

如果浮栅层206中的浮栅块206-1和漏区中的子漏区202为相同奇数个，表决电路211中输入端口的个数可以与子漏区202的个数相同，表决电路211中输入端口的个数也可以为少于子漏区202个数的奇数个，则读出电路210可以为读出电路单体结构，并且该读出电路单体结构包括了等于或少于子漏区202个数的奇数个输入端口、输出端口。

需要说明的是，在本实施方式一中，读出电路单体结构为一个具有奇数个输入端口、输出端口的整体功能模块。

在实施方式一中，如果表决电路211中输入端口的个数多于子漏区202的个数，读出电路单体结构的各个输入端口通过引线层209的各个金属引线，从漏区中全部数量的子漏区202中选择任意n个子漏区202一一对应的连接。

以浮栅层206为5个相互隔离的浮栅块206-1在沿着源区201与漏区之间的垂线方向并列排布为例，则读出电路210可以为包括5个输入端口和5个输出端口的读出电路单体结构，也可以为包括3个输入端口和3个输出端口的读出电路单体结构。

实施方式二：

如果浮栅层206中的浮栅块206-1和漏区中的子漏区202均为相同奇数个，表决电路211中输入端口的个数可以与子漏区202的个数相同，决电路211中输入端口也可以为少于子漏区202个数的奇数个。

则读出电路210可以为等于或少于子漏区202个数的奇数个数据读取子电路组成。

以浮栅层206为5个相互隔离的浮栅块206-1在沿着源区201与漏区之间的垂线方向并列排布为例，则读出电路210由5个相互独立的数据读取子电路组成，或者由3个相互独立的数据读取子电路组成。

实施方式三，如果浮栅层206中的浮栅块206-1和漏区中的子漏区202均为相同偶数个，表决电路211中输入端口的个数少于子漏区202的个数，并且表决电路211中输入端口为奇数个，则读出电路210为读出电路单体结构，并且该读出电路单体结构包括了少于子漏区202个数的奇数个输入、输出端口。

以浮栅层206为8个相互隔离的浮栅块206-1在沿着源区201与漏区之间的垂线方向并列排布为例，则一实施例、读出电路210为包括7个输入端口、7个输出端口的读出电路单体结构，读出电路单体结构的7个输入端口与8个子漏区202中的任意7个子漏区202一一对应的连接。则二实施例、读出电路210为包括5个输入端口、5个输出端口的读出电路单体结构，读出电路单体结构的5个输入端口与8个子漏区202中的任意5个子漏区202一一对应的连接。则三实施例、读出电路210为包括3个输入端口、3个输出端口的读出电路单体结构，读出电路单体结构的3个输入端口与8个子漏区202中的任意3个子漏区202一一对应的连接。

需要说明的是，在本实施方式三中，读出电路单体结构为一个具有奇数个输入端口、输出端口的整体功能模块。

实施方式四：

如果浮栅层206中的浮栅块206-1和漏区中的子漏区202为相同偶数个，表决电路211包括奇数个输入端口，并且表决电路211的输入端口的个数少于子漏区202个数，则读出电路210为少于子漏区202个数的奇数个数据读取子电路组成。

以浮栅层206为6个相互隔离的浮栅块206-1沿着源区201与漏区之间的垂线方向并列排布为例，则读出电路210可以为5个数据读取子电路组成，也可以为3个数据读取子电路组成。

上述本发明实施例中的技术方案，至少具有如下的技术效果或优点：

由于本发明实施例提供的闪存单元器件，漏区包括多个相互隔离的子漏区202，浮栅层包括多个相互隔离的浮栅块206-1，使得浮栅层206被划分为多个独立的区域来存储数据，从而实现了数据的多备份存储。在浮栅层206中的部分浮栅块206-1因外力或闪存单元老化造成数据损坏的情况下，其他浮栅块206-1上保存的数据仍然可以输出，因此只要浮栅层206中的浮栅块206-1没有全部损坏，就可以读取到闪存单元器件中保存的数据，因此，增加了闪存单元器件中存储数据的可靠性。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。