一种双栅电极的半导体晶体管及其制造方法与流程

本发明属于半导体技术领域，涉及到一种双栅电极的半导体晶体管及其制造方法。

背景技术：

半导体(semiconductor)，指常温下导电性能介于导体(conductor)与绝缘体(insulator)之间的材料。半导体有着广泛的应用，如二极管是采用半导体制作的器件,半导体是指一种导电性可受控制，范围可从绝缘体至导体之间的材料。

半导体集成电路的发展，对低功耗器件的要求越来越髙，传统半导体器件的工作原理基本上以扩散和漂移为主要的载流子传输机制，因此器件的工作电流较大，这也导致了较大的功耗。随着半导体器件的尺寸的越来越小，各种泄漏电流变得越来越大，因此目前在半导体器件低功耗方面的器件研究领域主要集中在降低器件的泄漏电流方面。

另外半导体晶体管在工作过程中具有稳定性差、制造工艺复杂、制作成本高及结构复杂等问题，为了解决半导体晶体管中存在的问题，现设计一种双栅电极的半导体晶体管及其制造方法。

技术实现要素：

本发明的目的在于提供一种双栅电极的半导体晶体管及其制造方法，解决了双栅电极的半导体晶体管的功耗高、制作工艺复杂和成本高的问题。

本发明的目的可以通过以下技术方案实现：

一种双栅电极的半导体晶体管，包括衬底和位于所述衬底上的第一栅电极；

所述第一栅电极的两侧设置有陷阱区，所述陷阱区和第一栅电极上设置有第一栅极绝缘层，所述第一栅极绝缘层上设置有氧化层，所述氧化层的两侧分别设置有漏电极和源电极，所述氧化层上设置有半导体层，所述半导体层上设置有第二栅极绝缘层，所述第二栅极绝缘层上设置有第二栅电极；

所述第一栅极绝缘层、漏电极、源电极及第二栅电极上方覆盖有绝缘层，所述绝缘层上对应第一栅极绝缘层、漏电极、源电极及第二栅电极的位置处分别开有第一连接孔、第二连接孔、第三连接孔和第四连接孔；

所述第一连接孔、第二连接孔、第三连接孔和第四连接孔的内壁分别设置有金属导电层。

进一步地，所述第一连接孔、第二连接孔、第三连接孔和第四连接孔的尺寸相同，且截面形状为圆形或矩形。

进一步地，所述第一连接孔、第二连接孔、第三连接孔和第四连接孔的截面尺寸分别小于第一栅极绝缘层、漏电极、源电极及第二栅电极的尺寸。

进一步地，所述金属导电层的厚度小于等于连接孔尺寸的二分之一。

一种双栅电极的半导体晶体管的制作方法，包括以下步骤:

步骤s1：选取衬底，在衬底的上方形成第一栅电极，通过蚀刻的方法去除衬底表面上的氧化层薄膜；

步骤s2：通过光刻技术在第一栅电极的一侧确定陷阱区的位置，并形成陷阱区；

步骤s3：在陷阱区和第一栅电极的上方通过沉积方法形成第一栅极绝缘层；

步骤s4：在第一栅极绝缘层上通过沉积方法形成氧化层，并对氧化层进行蚀刻；

步骤s5：在氧化层的两侧形成漏电极和源电极；

步骤s6：在氧化层的上方形成半导体层，所述半导体层的上方形成第二栅极绝缘层，所述第二栅极绝缘层的上方形成第二栅电极；

步骤s7：在第一栅极绝缘层、漏电极、源电极及第二栅电极上方覆盖有绝缘层；

步骤s8：所述漏电极、源电极、第一栅电极以及第二栅电极上方的绝缘层上分别开有第一连接孔、第二连接孔、第三连接孔和第四连接孔，所述连接孔内设置有金属导电层。

进一步地，所述氧化层的两侧的漏电极和源电极不接触。

进一步地，所述第一栅极绝缘层和第二栅极绝缘层均采用氧化铝薄膜。

本发明的有益效果：

本发明通过对双栅电极的半导体晶体管结构的合理化设计，使得通过半导体晶体管的电流减小，具有功耗低的特点，同时与传统的mos管具有很好的兼容特性；通过将两栅电极分别设置在不同的层面，且源电极、栅电极、漏电极间的重叠部分较少，提高半导体的响应速度；通过在源电极、栅电极和漏电极上方的绝缘层上开有连接孔，且通过连接孔与外界电路连接，该半导体晶体管具有制造方便、结构简单和成本低的特点，大大降低具有双栅电极的半导体晶体管的制作工艺过程和复杂程度，在未来具有重要的意义。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一种双栅电极的半导体晶体管结构示意图；

图2为本发明一种双栅电极的半导体晶体管的制作方法流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参阅图1所示，本发明为一种双栅电极的半导体晶体管，包括衬底1，设置在衬底1上方的第一栅电极2，第一栅电极2的两侧设置有陷阱区3，陷阱区3和第一栅电极2的上方设置有第一栅极绝缘层4，第一栅极绝缘层4的上端设置有氧化层5，氧化层5的两侧设置有漏电极6和源电极7，在氧化层5上设置有半导体层8，半导体层8上设置有第二栅极绝缘层9，第二栅极绝缘层9上设置有第二栅电极10；

第一栅极绝缘层4、漏电极6、源电极7及第二栅电极10上方覆盖有绝缘层11，绝缘层11为水平结构，在绝缘层11上分别开有第一连接孔121、第二连接孔122、第三连接孔123和第四连接孔124，第一连接孔121、第二连接孔122、第三连接孔123和第四连接孔124的下端分别与第一栅极绝缘层4、漏电极6、源电极7及第二栅电极10连接，第一连接孔121、第二连接孔122、第三连接孔123和第四连接孔124的截面为圆形或矩形结构，且连接孔的截面大小均小于相应的电极的尺寸大小；

第一连接孔121、第二连接孔122、第三连接孔123和第四连接孔124的内壁分别设置有金属导电层13，金属导电层13的厚度小于等于连接孔的尺寸的二分之一，通过将连接线分别与金属导电层13连接，使得半导体晶体管的电极分别与外界的线路连接。

如图2所示，一种双栅电极的半导体晶体管的制作方法，包括以下步骤：

步骤s1：选取n型或p型衬底1，在衬底1的上方形成第一栅电极2，通过蚀刻的方法去除衬底1表面上的氧化层薄膜；

步骤s2：通过光刻技术在第一栅电极2一侧确定陷阱区3的位置，并形成陷阱区3，通过控制陷阱区3的浓度，改变陷阱区3的特性；

步骤s3：在陷阱区3和第一栅电极2的上方通过沉积方法形成第一栅极绝缘层4；

步骤s4：在第一栅极绝缘层4上通过沉积方法形成氧化层5，对氧化层5进行蚀刻，使得氧化层5局部覆盖第一栅极绝缘层4；

步骤s5：在氧化层5的两侧形成漏电极6和源电极7，保证漏电极6与源电极7不接触；

步骤s6：在氧化层5的上方形成半导体层8，半导体层8的上方形成第二栅极绝缘层9，第二栅极绝缘层9的上方形成第二栅电极10；

步骤s7：在第一栅极绝缘层4、漏电极6、源电极7及第二栅电极10上方覆盖有绝缘层11；

步骤s8：漏电极6、源电极7、第一栅电极2以及第二栅电极10上方的绝缘层11上分别开有第一连接孔121、第二连接孔122、第三连接孔123和第四连接孔124，连接孔内设置有金属导电层13。

本发明通过对双栅电极的半导体晶体管结构的合理化设计，使得通过半导体晶体管的电流减小，具有功耗低的特点，同时与传统的mos管具有很好的兼容特性；通过将两栅电极分别设置在不同的层面，且源电极、栅电极、漏电极间的重叠部分较少，提高半导体的响应速度；通过在源电极、栅电极和漏电极上方的绝缘层上开有连接孔，且通过连接孔与外界电路连接，该半导体晶体管具有制造方便、结构简单和成本低的特点，大大降低具有双栅电极的半导体晶体管的制作工艺过程和复杂程度，在未来具有重要的意义。

以上内容仅仅是对本发明的构思所作的举例和说明，所属本技术领域的技术人员对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，只要不偏离发明的构思或者超越本权利要求书所定义的范围，均应属于本发明的保护范围。