利于填充的通孔制作方法与流程

文档序号:11252626阅读:701来源:国知局
利于填充的通孔制作方法与流程

本发明涉及半导体工艺领域,特别涉及一种利于填充的通孔制作方法。



背景技术:

随着cmos器件发展到40nm及其以下节点,通孔(ct)的关键尺寸(cd)随着通孔间距尺寸的缩小也需要做相应的缩小。随之而来的是通孔刻蚀及填充的关键指标深宽比(arratio)的进一步增大,进而对我们传统的刻蚀及填充工艺带来巨大的挑战。

现有通孔刻蚀的具体实施步骤为:在cmos器件01形成后利用通孔蚀刻停止层02(cesl,ctetchstoplayer),harp(highaspectratioprocess,高深宽比工艺)、teos(tetraethoxysilanc,四乙基原硅酸盐)等cvd(化学成膜)的方式形成内层介电层03(ild,interlayerdielectric)结构,如图1所示;表面平坦化后通过光刻工艺涂一层光刻胶04,并用制作通孔的光罩对其进行曝光显影,如图2所示;随后利用传统的刻蚀工艺方法形成所需要的通孔05,如图3所示,通孔05中用金属钨(w)06进行填充用以前段(feol,frontendofline)器件及后段(beol,backendofline)金属导线的联接,如图4所示。

传统的通孔刻蚀的原理是利用c/f比率相对较高的气体(如c4f8、c5f8)作为主要的蚀刻剂,在等离子源的功率的作用下形成具有ox/sin(也就是cxfy或cxhfy,其中x和y代表不同的数字,主要用来控制c/f比)高选择比的cf自由基,分子量较大的惰性气体ar被衬底偏压赋予较高动能将被刻蚀物质表面分子的分子键打断,cf自由基与之发生反应,气化物质被气泵抽走,而副产物残留被刻蚀物质表面或侧壁用作轮廓调整。o2就是副产物清洁气体(polymercleangas),用作副产物计量的调整从而得到我们所需要的通孔轮廓。而通常为了通孔开口(ctopen)的考量,我们又不得不使用较高的衬底偏压和较大的o2流量来提供高轰炸能和较少的副产物来克服越来越高的深宽比(arratio)所带来的影响,而这样就造成目前业界的通孔轮廓大都是垂直的或者接近垂直的形貌。随着器件的通孔05间距尺寸进一步缩小所带来的arratio的进一步增大,导致后续金属钨06对通孔05的填充越来越困难,甚至形成中空的孔隙(wseam)07,如图5所示,这种中空的孔隙07对器件与后续导线的联接造成了极大的影响。



技术实现要素:

本发明提出了一种利于填充的通孔制作方法,用于解决上述金属钨对通孔的填充容易产生中空的孔隙的问题。

为达到上述目的,本发明提供一种利于填充的通孔制作方法,包括以下步骤:

步骤一:提供一个半导体器件,在其表面依次沉积蚀刻停止层、内层介电层、抗反射层,并将所述抗反射层、内层介电层以及部分蚀刻停止层刻蚀出第一通孔;

步骤二:对步骤一形成的结构进行刻蚀,将所述第一通孔的底部刻蚀至二氧化硅层,形成第二通孔;

步骤三:对步骤二形成的结构沉积抗反射材料,使得所述第二通孔内填充抗反射材料;

步骤四:在步骤三形成结构上沉积第一光阻,并将第一光阻上原第二通孔对应之处显影出第三通孔,第三通孔的口径大于所述第二通孔的口径;

步骤五:对所述步骤四形成的结构进行刻蚀,将第三通孔底部刻蚀至所述半导体器件的二氧化硅层形成第四通孔,去除所述第四通孔内剩余的所述抗反射材料,形成第五通孔;

步骤六:继续刻蚀第五通孔。

作为优选,步骤一中在所述抗反射层上形成第二光阻,通过曝光、显影、刻蚀形成第一通孔。

作为优选,步骤一中所述刻蚀为等离子刻蚀,刻蚀气体包括cf4和ch2f2。

作为优选,步骤二中对所述第一通孔进行等离子刻蚀形成第二通孔,刻蚀气体包括cf4、c4f6、ar和o2。

作为优选,步骤二中刻蚀掉所述二氧化硅层厚度的四分之三形成第二通孔。

作为优选,所述第四通孔的直径从上至下逐渐减小。

作为优选,步骤五中去除所述第四通孔内剩余的所述抗反射材料通过向所述第四通孔内通入包含o2的等离子气体。

作为优选,步骤六使用包含c4f6、ar和o2的等离子气体刻蚀所述第五通孔内剩余的二氧化硅,然后使用包含ch2f2、ch3f、ar和o2的等离子气体继续刻蚀所述第五通孔。

作为优选,所述半导体器件为cmos器件。

与现有技术相比,本发明的有益效果是:本发明提供一种利于填充的通孔制作方法,包括以下步骤:

步骤一:提供一个半导体器件,在其表面依次沉积蚀刻停止层、内层介电层、抗反射层,并将抗反射层、内层介电层以及部分蚀刻停止层刻蚀出第一通孔;

步骤二:对步骤一形成的结构进行刻蚀,将第一通孔的底部刻蚀至二氧化硅层,形成第二通孔;

步骤三:对步骤二形成的结构沉积抗反射材料,使得第二通孔内填充抗反射材料;

步骤四:在步骤三形成结构上沉积第一光阻,并将第一光阻上原第二通孔对应之处显影出第三通孔,第三通孔的口径大于第二通孔的口径;

步骤五:对步骤四形成的结构进行刻蚀,将第三通孔底部刻蚀至半导体器件的二氧化硅层形成第四通孔,去除第四通孔内剩余的抗反射材料,形成第五通孔;

步骤六:继续刻蚀第五通孔。

本发明提供的通孔制作方法将上部通孔关键尺寸做大进而形成较大敞口的通孔形貌,从而降低深宽比对后续工艺带来的负面影响,进而降低后续金属钨(w)对通孔填充难度,增大了后续工艺窗口。

附图说明

图1~图4为现有技术提供的通孔刻蚀并填充的过程示意图;

图5为现有技术提供的通孔填充产生中空的孔隙示意图;

图6~12为本发明提供的通孔制作方法过程示意图。

图1-图5中:01-cmos器件、02-蚀刻停止层、03-内层介电层、04-光刻胶、05-通孔、06-金属钨、07-中空的孔隙;

图6~12中:10-cmos器件、20-蚀刻停止层、30-内层介电层、40-抗反射层、51-第一通孔、52-第二通孔、53-第三通孔、54-第四通孔、55-第五通孔、60-抗反射材料、70-第一光阻、90-二氧化硅层。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。

本发明提供一种利于填充的通孔制作方法,包括以下步骤:

步骤一:提供一个cmos器件10,cmos器件10上具有二氧化硅层90,在其表面首先利用cvd的方式沉积蚀刻停止层20,然后用类似的方式利用harp、teos从而形成内层介电层30,对内层介电层30进行表面平坦化后再沉积一层抗反射层40,在该抗反射层40上沉积第二光阻,使用通孔光罩作光刻然后刻蚀,使用等离子气体刻蚀,刻蚀气体包括cf4和ch2f2,将所述抗反射层40、内层介电层30以及部分蚀刻停止层20刻蚀出第一通孔51,如图6所示;

步骤二:对第一通孔51进行刻蚀,使用等离子气体刻蚀,刻蚀气体包括cf4、c4f6、ar和o2,将所述第一通孔51的底部刻蚀至二氧化硅层90,将二氧化硅层90的厚度刻蚀掉四分之三,形成第二通孔52,如图7所示;

步骤三:请参照图8,对第二通孔52内填充流动性和填充性的抗反射材料60,如barc(bottomantireflectioncoating),对其进行平坦化处理,使得其具备平整的表面条件,为后续的曝光显影提供良好的前提条件;

步骤四:请参照图9,在步骤三形成结构上沉积第一光阻70,使用步骤一中的通孔光罩作光刻,使得第一光阻70上原第二通孔52对应之处显影出第三通孔53,但这次制作的第三通孔53的口径大于所述第二通孔52的口径,也就是说在不导致通孔之间会发生桥连的前提下尽量将通孔的关键尺寸做大,以便后续形成较大的通孔敞口;

步骤五:对第三通孔53进行刻蚀,采用等离子气体刻蚀,主要使用cf4、ar和o2等混合气体利用其对barc/ox低选择比结合高轰炸能量将通孔中的抗barc及其周围的二氧化硅在第三通孔53曝光显影图形的限制下下推,进而形成较大的通孔敞口,也即第四通孔54,如图10所示,该第四通孔54的直径从上至下逐渐减小。

接着,去除所述第四通孔54内剩余的所述抗反射材料60,主要使用高流量的强氧化性气体o2,通过等离子解离将第四通孔54内部残留的barc去除,将孔洞中的二氧化硅完全曝露出来以便下一步刻蚀时能去除干净,请参照图11,形成第五通孔55;

步骤六:继续刻蚀第五通孔55,请参照图12,主要使用c4f6、ar和o2等混合气体提供较高的ox/sin的选择比,停在蚀刻停止层20表面同时将第五通孔55洞底的残留的抗反射材料60去除干净,并将第五通孔55的敞口进一步扩大,最后将蚀刻停止层20扩大口径,主要使用ch2f2、ch3f、ar和o2提供sin/ox的高选择性,最终形成所需要的具有大敞口形貌的第五通孔55,从而改善后续金属钨填充的前提条件。

本发明提供的通孔制作方法将上部通孔关键尺寸做大进而形成较大敞口的通孔形貌,从而降低深宽比对后续工艺带来的负面影响,进而降低后续金属钨(w)对通孔填充难度,增大了后续工艺窗口。

本发明对上述实施例进行了描述,但本发明不仅限于上述实施例。显然本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包括这些改动和变型在内。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1