测试结构及测试方法与流程

本发明涉及半导体制造领域，特别涉及一种测试结构及测试方法。

背景技术：

随着科技的发展，在半导体制造过程中，晶圆上越来越多的运用三维堆叠(3dwaferstacking)技术，可通过键合技术实现晶圆之间物理连接和电性连接。其中，电性连接可通过硅通孔(throughsiliconvia)来实现，也可通过金属间扩散及重结晶来形成金属键合区域。

电性连接的好坏程度决定了形成的芯片的好坏，目前常用的办法是测量通孔(singleviaandviachain)的电阻来表征电性连接的好坏程度。其中金属扩散及重结晶可以通过测量键合界面金属间的接触电阻来表征电性连接的好坏程度，通过测量键合界面金属间的接触电阻，进而可反映金属扩散及重结晶的好坏程度。然而，如图1所示为现有技术金属间电性连接的结构示意图，但实际测量的测量结果除了在键合面a进行键合工艺形成的接触电阻外，往往还包括通孔电阻1、金属线电阻2以及对准不良3带来的附加电阻。由于具有较多的干扰因素，使得实际测量的测量结果难以真正反映金属扩散及重结晶在键合面的金属接触电阻的好坏程度。

因此，如何精确的对键合晶圆的金属接触电阻进行测量是本领域技术人员需要解决的问题。

技术实现要素：

本发明的目的在于提供一种测试结构及测试方法，解决如何精确的对键合晶圆的金属接触电阻进行测量的问题。

为解决上述技术问题，本发明提供一种测试结构，包括第一金属线和第二金属线，所述第一金属线设置在第一晶圆的第一表面上，所述第二金属线设置在第二晶圆的第二表面上，将所述第一晶圆的第一表面与所述第二晶圆的第二表面进行键合工艺，并使所述第一金属线与所述第二金属线相交形成金属键合区域。

可选的，在所述测试结构中，所述第一金属线与所述第二金属线垂直相交形成所述金属键合区域。

可选的，在所述测试结构中，所述第一金属线的线宽为10nm～10um；所述第二金属线的线宽为10nm～10um。

可选的，在所述测试结构中，所述键合工艺为晶圆混合键合工艺，通过所述晶圆混合键合工艺使所述第一金属线与所述第二金属线的相交处进行金属扩散和/或重结晶。

可选的，在所述测试结构中，所述第一金属线的材料与所述第二金属线的材料包括铜、金、铝、钨、镍和铅中的一种及其合金。

本发明还提供一种测试方法，包括如下步骤：

提供第一晶圆和第二晶圆，所述第一晶圆的第一表面具有第一金属线，所述第二晶圆的第二表面具有第二金属线；

将所述第一晶圆的第一表面与所述第二晶圆的第二表面进行键合工艺，并使所述第一金属线与所述第二金属线相交形成金属键合区域；

测量所述金属键合区域的电阻。

可选的，在所述测试方法中，通过四端法测量所述金属键合区域的电阻，所述四端法包括：

为所述第一金属线的一端提供电源，测量所述第二金属线的一端的电流值；

测量所述第一金属线的另一端的第一电势，测量所述第二金属线的另一端的第二电势；

所述金属健合区域的电阻为所述第一电势与所述第二电势的电势差与所述电流值的比值。

可选的，在所述测试方法中，使所述第一金属线与所述第二金属线垂直相交形成所述金属键合区域。

可选的，在所述测试方法中，所述第一金属线的线宽为10nm～10um；所述第二金属线的线宽为10nm～10um。

可选的，在所述测试方法中，将所述第一晶圆的第一表面与第二晶圆的第二表面进行晶圆混合键合工艺，使所述金属键合区域进行金属扩散和/或重结晶。

综上所述，在本发明提供测试结构和测试方法中，通过将具有第一金属线的第一晶圆与具有第二金属线的第二晶圆进行键合，使第一金属线与第二金属线相交形成金属键合区域，通过测量在键合面的金属键合区域的接触电阻可精确表征键合工艺后金属间扩散及重结晶的好坏程度，测试结构由于不包含非必要的通孔电阻和金属线电阻，并且在对准不良情况下键合区域面积不变，从而防止通孔电阻、金属线电阻以及对准不良等的影响。

附图说明

图1是现有技术金属间电性连接的结构示意图二

图2是本发明实施例的测试结构的结构示意图；

图3是本发明实施例的测试方法的流程图。

具体实施方式

为了使本发明的目的、特征和优点能够更加明显易懂，请参阅附图。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容所能涵盖的范围内。

如图2所示，本发明提供一种测试结构，包括第一金属线10和第二金属线20，所述第一金属线10设置在第一晶圆的第一表面上，所述第二金属线20设置在第二晶圆的第二表面上，将所述第一晶圆的第一表面与所述第二晶圆的第二表面进行键合工艺，并使所述第一金属线10与所述第二金属线20相交形成金属键合区域30。

在本实施例中，所述第一金属线10和所述第二金属线20垂直相交形成所述金属键合区域30，金属键合区域30也就是第一金属线10与第二金属线20在键合面的相交处形成的具有接触电阻的区域，当垂直相交时具有较小的接触面积，当金属间接触不好时，测量到金属键合区域的电阻能较好的体现，在其它实施例中，第一金属线与第二金属线可以任意角度相交。可以理解的是，第一金属线与第二金属线是曲线形或直线形都可以，对金属键合区域没有影响，在本实施例中采用了直线形仅仅是为了方便图示，垂直相交只需要满足第一金属线与第二金属线在相交处是线性的相互垂直在其它实施例中，只要相交区域是直线，即使不是垂直也能达到本申请的目的，例如成一个30或60度角，这个角度可以在结构设计时预先设定好。

可选的，所述第一金属线10的线宽为10nm～10um，所述第二金属线20的线宽为10nm～10um，通过不同线宽的第一金属线与第二金属线来体现满足不同产品的测试需要。在具体的实施方式中，第一金属线与第二金属线也可以采用相等的线宽。

为了更好的实现金属线相交，所述键合工艺为晶圆混合键合工艺(hvbridwaferbonding)，晶圆混合键合艺是一种导体/电介质键合技术，包括各种金属/氧化物和/或氮化物的组合，通过所述晶圆混合键合工艺使所述第一金属线10与所述第二金属线20的相交处进行金属扩散和/或重结晶，在具体的实施方式中，可在高温的环境下进行键合，也可以对第一晶圆的第一表面以及第二晶圆的第二表面经过等离子处理的活化后进行键合，通过晶圆之间的键合可形成3d集成电路，可应用于堆栈存储器、高级图像传感器和堆栈式系统芯片(soc)等。

在材料的选择上，所述第一金属线10的材料与所述第二金属线20的材料为铜、金、铝、钨、镍和铅中的一种及其合金，上述材料均为半导体技术中可运用至的材料，例如，铜具有良好的电气特性，同时具有较好的机械稳定性等。

本发明还提供一种测试方法，如图3所示，所述测试方法包括如下步骤：

s10、提供第一晶圆和第二晶圆，所述第一晶圆的第一表面具有第一金属线，所述第二晶圆的第二表面具有第二金属线；

s20、将所述第一晶圆的第一表面与第二晶圆的第二表面进行键合工艺，并使所述第一金属线与所述第二金属线相交形成金属键合区域；

s30、测量所述金属键合区域的电阻。

在本实施例中，通过四端法测量所述金属键合区域的电阻，所述四端法包括：为所述第一金属线的一端提供电源，可以是电压源或电流源，测量所述第二金属线的一端的电流值，即可将第二金属线的一端接地，通过在所述第一金属线的一端与所述第二金属线的一端形成回路进行测量；测量所述第一金属线的另一端的第一电势，测量所述第二金属线的另一端的第二电势，提供的电源为在所述第一金属线的另一端与所述第二金属线的另一端形成电势，也就是具有电压；所述金属键合区域的电阻为所述第一电势与所述第二电势的电势差与所述电流值的比值，通过欧姆定律r＝u/i可得到所述金属键合区域的电阻。其中，相关的测量可通过探针来实现，第一金属线的一端与另一端以及第一金属线的一端与另一端都可通过相关工艺形成对应的测试点。

在本实施例中，使所述第一金属线与所述第二金属线垂直相交形成所述金属键合区域，垂直相交可易于确定接触面积，并且可通过垂直相交形成的金属健合区域来确认相互键合的晶圆是否精确对应，在正常情况下，垂直相交可通过相互键合的晶圆之间的对位标记进行对位，金属键合区域形成的电阻会在预定的范围内，从而能够精确反映键合工艺中金属扩散及重结晶的稳定性，排除了无关条件如通孔工艺、金属工艺、对准工艺等带来的干扰，有利于定量分析以及建立长期数据库。

可选的，所述第一金属线的线宽为10nm～10um，所述第二金属线的线宽为10nm～10um，通过不同线宽的第一金属线与第二金属线来体现满足不同产品的测试需要。在具体的实施方式中，第一金属线与第二金属线也可以采用相等的线宽。

为了更好的实现金属线相交，将所述第一晶圆的第一表面与第二晶圆的第二表面进行晶圆混合键合工艺，使所述金属键合区域进行金属扩散和/或重结晶，使所述金属键合区域的接触电阻更稳定。

综上所述，在本发明提供测试结构和测试方法中，通过将具有第一金属线的第一晶圆与具有第二金属线的第二晶圆进行键合，使第一金属线与第二金属线相交形成金属键合区域，通过测量金属键合区域的接触电阻可精确表征键合工艺后金属间扩散及重结晶的好坏程度，测试结构由于不包含非必要的通孔电阻和金属线电阻，并且在对准不良情况下键合区域面积不变，从而防止通孔电阻、金属线电阻以及对准不良等的影响。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。