栅电极及其制作方法、阵列基板制作方法与流程

本发明涉及显示技术领域，具体地，涉及一种栅电极及其制作方法、阵列基板制作方法。

背景技术：

低温多晶硅技术(lowtemperaturepoly-silicon，简称ltps)以其超薄、超轻、低能耗等优势，在目前市场上成为了中小尺寸显示行业的主流。

图1为现有的ltps技术中阵列基板的结构示意图，请参阅图1，阵列基板包括基板1、设置在该基板1上的栅电极层2，设置在该栅电极层2上的栅绝缘层3和设置在该栅绝缘层3上的有源层4(多晶硅层)。其中，上述栅电极层2用作底栅电极，在实际应用中存在以下问题：由于在栅电极层2中栅电极所在区域与其他区域的交界存在段差(图1中的a位置)，该段差在后续的对非晶硅层进行ela(excimerlaserannealing，准分子激光退火)工艺中，会导致多晶硅的结晶性能变差，从而影响结晶效果。

技术实现要素：

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种栅电极及其制作方法、阵列基板制作方法，其可以消除段差，从而在对非晶硅层进行ela工艺时，可以避免因段差对多晶硅的结晶性能产生的影响，从而可以获得良好的结晶效果。

为实现本发明的目的而提供一种栅电极制作方法，其包括以下步骤：

s1，提供一基板，所述基板包括栅电极区域和非栅电极区域；

s2，在所述基板上形成栅电极层，所述栅电极层包括对应所述栅电极区域的导电部分和对应所述非栅电极区域的透明部分，所述导电部分的厚度与所述透明部分的厚度一致。

优选的，所述步骤s2进一步包括：

s21，在所述基板上形成能够导电，且被氧化形成透明氧化物的特定金属材料层；

s22，在所述特定金属材料层上形成图形掩膜层，所述图形掩膜层覆盖对应所述栅电极区域的所述特定金属材料层；

s23，对对应所述非栅电极区域的所述特定金属材料层进行氧化处理，以使对应所述非栅电极区域的所述特定金属材料层形成透明氧化物层。

优选的，所述特定金属材料层为钽金属层，所述透明氧化物层为透明钽氧化物层。

优选的，所述透明钽氧化物层包括三氧化二钽或者五氧化二钽。

优选的，所述步骤s22进一步包括以下步骤：

s221，在整个所述特定金属材料层上形成掩膜层；

s222，对所述掩膜层进行光刻工艺，以对所述掩膜层图形化，形成所述图形掩膜层。

作为另一个技术方案，本发明还提供一种阵列基板制作方法，其包括以下步骤：

s100，采用本发明提供的上述栅电极制作方法在基板上形成栅电极层。

优选的，在所述步骤s100之后，还包括以下步骤：

s200，在所述栅电极层上形成栅绝缘层；在所述栅绝缘层上形成有源层。

优选的，所述步骤s200进一步包括以下步骤：

s201，在所述栅电极层上一步形成栅绝缘层和非晶硅层，所述非晶硅层形成在所述栅绝缘层上；

s202，对所述非晶硅层进行准分子激光退火工艺，以使所述非晶硅层转变为多晶硅层，所述多晶硅层用作所述有源层。

优选的，所述步骤s200进一步包括以下步骤：

s201，在所述栅电极层上形成栅绝缘层；

s202，在所述栅绝缘层上形成非晶硅层；

s203，对所述非晶硅层进行准分子激光退火工艺，以使所述非晶硅层转变为多晶硅层，所述多晶硅层用作所述有源层。

作为另一个技术方案，本发明还提供一种栅电极，其包括设置在基板上的栅电极层，所述基板包括栅电极区域和非栅电极区域；

所述栅电极层包括对应所述栅电极区域的导电部分和对应所述非栅电极区域的透明部分，所述导电部分的厚度与所述透明部分的厚度一致。

本发明具有以下有益效果：

本发明提供的栅电极及其制作方法、阵列基板制作方法的技术方案中，栅电极层包括对应栅电极区域的导电部分和对应非栅电极区域的透明部分，且导电部分的厚度与透明部分的厚度一致，该透明部分消除了非栅电极区与栅电极区域中的导电部分的交界存在的段差，从而在对非晶硅层进行ela工艺时，可以避免因段差对多晶硅的结晶性能产生的影响，从而可以获得良好的结晶效果。

附图说明

图1为现有的ltps技术中阵列基板的结构示意图；

图2为本发明提供的栅电极制作方法的流程框图；

图3为采用本发明提供的栅电极制作方法获得的栅电极的结构图；

图4a为本发明提供的栅电极制作方法的第一个过程图；

图4b为本发明提供的栅电极制作方法的第二个过程图；

图4c为本发明提供的栅电极制作方法的第三个过程图；

图4d为本发明提供的栅电极制作方法的第四个过程图；

图5为采用本发明提供的阵列基板制作方法获得的阵列基板的结构图。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的栅电极及其制作方法、阵列基板制作方法进行详细描述。

请一并参阅图2和图3，本发明提供的栅电极制作方法，其包括以下步骤：

s1，提供一基板5，该基板5包括栅电极区域b和非栅电极区域c；

s2，在基板5上形成栅电极层6，该栅电极层6包括对应栅电极区域b的导电部分61和对应非栅电极区域c的透明部分62，导电部分61的厚度与透明部分62的厚度一致。该透明部分消除了非栅电极区c与栅电极区域b中的导电部分61的交界存在的段差，从而在对非晶硅层进行ela工艺时，可以避免因段差对多晶硅的结晶性能产生的影响，从而可以获得良好的结晶效果。

下面对本发明提供的栅电极制作方法的具体实施方式进行详细描述。具体地，上述步骤s2进一步包括：

s21，在基板1上形成能够导电，且被氧化形成透明氧化物的特定金属材料层7，如图4a所示。

s22，在特定金属材料层7上形成图形掩膜层81，该图形掩膜层81覆盖对应栅电极区域b的特定金属材料层7，如图4c所示。

形成该图形掩膜层81的具体方式可以为：步骤s22进一步包括以下步骤：

s221，在整个特定金属材料层7上形成掩膜层8，如图4b所示；

s222，对该掩膜层8进行光刻工艺，以对掩膜层8图形化，形成上述图形掩膜层81。

s23，对对应非栅电极区域c的特定金属材料层7进行氧化处理，以使对应非栅电极区域c的特定金属材料层7形成透明氧化物层，该透明氧化物层用作上述透明部分62，如图4d所示。

另外，在上述掩膜层8对对应栅电极区域b的特定金属材料层7的遮盖作用下，对应栅电极区域b的特定金属材料层7未被氧化，从而形成上述导电部分61。

上述氧化处理可以采用双氧水氧化对应非栅电极区域c的特定金属材料层7。

优选的，上述特定金属材料层7为钽金属层，该钽金属层可以被氧化形成透明钽氧化物层。该透明钽氧化物层包括三氧化二钽或者五氧化二钽等等。

当然，在实际应用中，也可以采用其他任意方式在栅电极区域b制作钽金属层，而在非栅电极区域c制作透明钽氧化物层。或者，还可以在栅电极区域b制作其他能够导电膜层，而在非栅电极区域c制作其他透明膜层。

作为另一个技术方案，请参阅图5，本发明还提供一种阵列基板制作方法，其包括以下步骤：

s100，采用本发明提供的上述栅电极制作方法在基板5上形成栅电极层6。

上述栅电极层6包括对应栅电极区域b的导电部分61和对应非栅电极区域c的透明部分62，导电部分61的厚度与透明部分62的厚度一致。该透明部分62消除了非栅电极区c与栅电极区域b中的导电部分61的交界存在的段差，从而在对非晶硅层进行ela工艺时，可以避免因段差对多晶硅的结晶性能产生的影响，从而可以获得良好的结晶效果。

在上述步骤s100之后，还包括以下步骤：

s200，在栅电极层6上形成栅绝缘层7；在该栅绝缘层7上形成有源层8。

优选的，上述步骤s200进一步包括以下步骤：

s201，在栅电极层6上一步形成栅绝缘层7和非晶硅层(a-si)，该非晶硅层形成在栅绝缘层6上。

s202，对上述非晶硅层进行准分子激光退火工艺(ela)，以使非晶硅层转变为多晶硅层(p-si)，该多晶硅层用作上述有源层8。

通过在栅电极层6上一步形成栅绝缘层7和非晶硅层，在完成上述非晶硅层进行准分子激光退火工艺之后，可以减少多晶硅层与栅绝缘层7之间的缺陷态，从而可以提高产品质量。在实际应用中，可以使用沉积腔室，并通过设定指定的工艺参数，来一步形成栅绝缘层7和非晶硅层。该沉积腔室例如可以为pecvd(plasmaenhancedchemicalvapordeposition，等离子体增强化学气相沉积)腔室。

当然，在实际应用中，也可以分两步形成栅绝缘层7和非晶硅层。具体地，步骤s200进一步包括以下步骤：

s201，在栅电极层6上形成栅绝缘层7；

s202，在栅绝缘层7上形成非晶硅层；

s203，对非晶硅层进行准分子激光退火工艺，以使非晶硅层转变为多晶硅层，多晶硅层用作有源层8。

另外，在实际应用中，上述阵列基板制作方法还可以在有源层8上依次制作层间介电层、源漏电极、绝缘层、公共电极、保护层和像素电极等等。

作为另一个技术方案，本发明还提供一种栅电极，请参阅图3，该栅电极包括设置在基板5上的栅电极层6。基板5包括栅电极区域b和非栅电极区域c。栅电极层6包括对应栅电极区域b的导电部分961和对应非栅电极区域c的透明部分62，导电部分61的厚度与透明部分62的厚度一致。

本发明提供的栅电极，其通过使栅电极层6包括对应栅电极区域b的导电部分961和对应非栅电极区域c的透明部分62，该透明部分62消除了非栅电极区与栅电极区域中的导电部分的交界存在的段差，从而在对非晶硅层进行ela工艺时，可以避免因段差对多晶硅的结晶性能产生的影响，从而可以获得良好的结晶效果。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。