一种半导体发光元件及其制备方法与流程

本发明属于半导体技术领域，尤其涉及一种半导体发光元件及其制备方法，用于控制半导体内部v型缺陷密度，进而来提高半导体元件的轴向出光效率及抗静电能力。

背景技术：

氮化镓基半导体发光元件具有体积小、效率高和寿命长等优点，在室内外照明、交通信号灯、汽车车灯和显示屏等领域有着广泛的应用，但随着应用领域及要求的增加，不断提高半导体发光元件的亮度和可靠性（尤其是抗静电能力）是每个led厂商一直需要解决的问题。

经研究发现，半导体发光元件内部v型缺陷的密度与其出光效率有着极其密切的关系，增加v型缺陷的密度可以显著提高半导体发光元件的出光效率。因此寻找一种工艺过程简单的工艺制程扩展v型缺陷密度，进而提高发光元件的轴向出光效率及抗静电能力是亟需解决的技术问题。

技术实现要素：

为解决上述技术问题，本发明首先提出一种半导体发光元件，其至少包括衬底，以及位于所述衬底上的缓冲层、n型层、第一势垒层、浅量子阱层、多量子阱发光层和p型层，其特征在于：于所述n型层和第一势垒层之间插入差排形成层，所述差排形成层包括交替层叠的inxga1-xn子层和n-gan子层，其中0.01<x<0.1。

优选的，在所述差排形成层中n-gan子层的厚度变化趋势与其n型杂质浓度变化趋势呈负相关关系。

优选的，在所述差排形成层中n-gan子层的厚度从下至上依次递增，其递增幅度为5%~20%。

优选的，所述n型杂质浓度从下至上依次减少。

优选的，所述差排形成层的厚度为10~50nm。

优选的，所述n-gan子层中n型杂质浓度为2×10¹⁸~2×10¹⁹/cm³。

优选的，所述差排形成层为周期性的交替层叠结构，所述周期数为3~10。

优选的，所述第一势垒层为n型掺杂层，其n型杂质浓度小于或者等于差排形成层中n型杂质浓度。

优选的，所述浅量子阱层为inx1ga1-x1n/gan周期性结构，其中0.02<x<0.2。

本发明还提供了一种半导体发光元件的制备方法，其用于制备权利要求1~8所述的任意一项半导体发光元件，至少包括如下步骤：

s1、提供一衬底；

s2、于所述衬底上生长n型层；

s3、于所述n型层上生长差排形成层，降低反应室温度至550℃~750℃，在n2：h2混合气氛下下生长差排形成层，所述差排形成层包括交替层叠的inxga1-xn子层和n-gan子层，其中0.01<x<0.1；

s4、于所述差排形成层上生长第一势垒层，升高反应室温度，在纯h2气氛下生长第一势垒，所述第一势垒层的生长温度与差排形成层的生长温度差为50℃~100℃；

s5、于所述第一势垒层上继续生长浅量子阱层和多量子阱发光层；

s6、于所述多量子阱发光层上生长p型层。

优选的，所述步骤s3）中n2：h2混合气氛的比例为：1:2~1:5。

优选的，所述步骤s4）中h2流量为1~15l/min。

本发明至少具有以下有益效果：采用低温生长于n型层和第一势垒层之间生长交替层叠的inxga1-xn子层和n-gan子层作为差排形成层，由于低温生长的氮化物晶体质量较大，容易在半导体内部产生差排，因此在后续生长的多量子阱发光层时，差排形成层产生的差排密度及宽度会逐渐加深及增大而形成v型缺陷，差排形成层中n-gan子层厚度的变化也起到释放晶体内部应力的作用，进而影响差排密度，从而提高半导体元件的轴向出光效率及抗静电能力。

附图说明

图1为本发明具体实施方式之半导体发光元件结构示意图。

图2为本发明具体实施方式之差排形成层结构示意图。

图3为本发明具体实施方式之半导体发光元件制备方法流程图。

附图标注：100：衬底；200：缓冲层；300：n型层；400：第一势垒层；500：差排形成层；510：inxga1-xn子层510；520：n-gan子层；600：浅量子阱层；700：多量子阱发光层；800：p型层。

具体实施方式

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

参看附图1~2，本实施例提出的一种半导体发光元件，至少包括衬底100，以及位于衬底100上的缓冲层200、n型层300、差排形成层500、第一势垒层400、浅量子阱层600、多量子阱发光层700和p型层800，其中，位于n型层300与第一势垒层400之间的差排形成层500包括交替层叠的inxga1-xn子层510和n-gan子层520，其中0.01<x<0.1，差排形成层500中n-gan子层520的厚度变化趋势与其n型杂质浓度变化趋势呈负相关关系，即在差排形成层500中n-gan子层520的厚度若呈递增趋势则其n型杂质的浓度则为递减趋势，若n-gan子层520的厚度呈递减趋势则其n型杂质浓度则呈递增趋势。

本实施例优选的，在差排形成层500中n-gan子层520的厚度从下至上依次递增，其递增幅度为5%~20%，n型杂质浓度从下至上依次减少，n-gan子层520厚度及n型杂质浓度的变化趋势会将晶体内部应力进行逐渐释放，n型杂质浓度的递减变化逐步减少了晶体品质的降低，尤其是靠近第一势垒层400的晶体的品质，进而控制防止晶体差排缺陷密度过多而导致漏电过多。

差排形成层500为周期性的交替层叠结构，周期数为3~10，除用于形成一定密度的差排，还可以将累计的结构应力通过界面交界处进行局部的释放。第一势垒层400为n型掺杂层，其n型杂质浓度小于或者等于n-gan子层520的杂质浓度。优选的，第一势垒层400为n型掺杂gan单层，其n型杂质浓度从下至上呈递减趋势，且n-gan子层520与第一势垒层400中的n型杂质浓度的递减梯度相同。n-gan子层520中n型杂质的浓度为2×10¹⁸~2×10¹⁹/cm³，第一势垒层400中n型杂质的浓度为2×10¹⁷~5×10¹⁸/cm³。

位于第一势垒层400上的浅量子阱层600为inx1ga1-x1n/gan周期性结构，其中0.02<x1<0.2，然后于浅量子阱层600上形成多量子阱发光层700。由于差排形成层500内部具有一定量的差排缺陷，当在其上成长第一势垒层400、浅量子阱层600、多量子阱发光层700时，差排缺陷会先延伸然后差排缺陷的开口处则呈“v型”逐渐增大，最终在多量子阱发光层700内形成“v型”缺陷，以增加半导体发光元件的出光效率。为控制“v型”缺陷恰好位于多量子阱发光层700内部，差排形成层500及第一势垒层400的厚度均需要控制，本发明优选差排形成层500的厚度为10nm~50nm，第一势垒层400的厚度为10nm~50nm。

参看附图3，本发明还提出一种半导体发光元件的制备方法，用于制备上述的半导体发光元件，至少包括如下步骤：

s1、提供一衬底100；

s2、于所述衬底100上生长n型层300；

s3、于所述n型层300上生长差排形成层500，降低反应室温度至550~750℃，在n2：h2混合气氛下下生长差排形成层500，所述差排形成层500包括交替层叠的inxga1-xn子层510和n-gan子层520，其中0.01<x<0.1；s4、于所述差排形成层500上生长第一势垒层400，升高反应室温度，在纯h2气氛下生长第一势垒，所述第一势垒层400的生长温度与差排形成层500的生长温度差为50~100℃；

s5、于第一势垒层400上继续生长浅量子阱层600和多量子阱发光层700；

s6、于所多量子阱发光层700上生长p型层800。

步骤s3）中n2：h2混合气氛的比例为：1:2~1:5，h2的通入可以降低晶体的弯曲应力，减少晶片的翘曲度，而n2作为保护气体，防止inxga1-xn子层510中的in元素与h2发生预反应，因此本实施例优选n2：h2混合气体比例为1:2~1:3。

步骤s4）采用纯h2气氛生长，其流量为1~15l/min，利用h2具有较强的腐蚀作用，采用纯h2气氛生长有助于晶层界面的连续性与平整性，提高发光二极管的晶体质量。

低温生长的差排形成层500的晶体品质较差，容易产生差排（即应力变化），进而增加此层的差排密度，但是过多的缺陷也会影响后续的晶体的品质。因此，需要通过调整差排形成层500的其它成长条件来控制晶体内应力的变化量，本发明优选的将差排形成层500设置为交替层叠的周期性结构，可以将累计的结构应力通过界面交界处进行局部的释放，同时增加缺陷的展开机率及差排缺陷密度；设定差排形成层500中n-gan子层520的厚度从下至上依次递增，n型杂质浓度则从下至上依次递减，n-gan子层520厚度及n型杂质浓度的变化趋势会将晶体内部应力进行逐渐释放，n型杂质浓度的递减变化逐步减少了晶体品质的降低，尤其是靠近第一势垒层400的晶体的品质，进而控制防止晶体差排缺陷密度过多而导致漏电过多。

本发明采用低温生长于n型层300和第一势垒层400之间生长inxga1-xn/n-gan周期性结构的差排形成层500，由于低温生长的氮化物晶体质量较大，容易在半导体内部产生差排，因此在后续生长的多量子阱发光层700发光层时，差排形成层500产生的差排密度及宽度会逐渐加深及增大而形成v型缺陷，进而提高量子阱内量子效率。

应当理解的是，上述具体实施方案为本发明的优选实施例，本发明的范围不限于该实施例，凡依本发明所做的任何变更，皆属本发明的保护范围之内。