【技术领域】
本发明涉及显示技术领域,特别涉及一种阵列基板及其制作方法和液晶显示面板。
背景技术:
在现有技术中,对于阵列基板的像素电极层,因为在ito(indiumtinoxide,掺锡氧化铟)的狭缝区域没有ito电极,该区域无法与正上方的ito基板形成电场,只能靠相邻ito电极的带动,使得液晶倾斜,因此穿透率低。
故,有必要提出一种新的技术方案,以解决上述技术问题。
技术实现要素:
本发明的目的在于提供一种阵列基板及其制作方法和液晶显示面板,其能够有效提高穿透率。
为解决上述问题,本发明的技术方案如下:
本发明提供了一种阵列基板的制作方法,所述阵列基板的制作方法包括以下步骤:
提供一基板;
在所述基板表面上设置第一金属层,以形成栅电极层图案;
在所述第一金属层上设置绝缘层;
在所述绝缘层上设置有源层,以形成有源层图案;
在所述有源层上设置第二金属层,以形成源漏极层图案;
铺设整层ito层,所述ito层与所述第二金属层的漏极电性连接;
在所述ito层上设置钝化层,以形成钝化层图案;
通过蚀刻在所述漏极对应位置处形成通孔;
进行像素电极层的沉积形成像素电极图案,以使得所述像素电极图案通过所述通孔与所述ito层电性连接。
优选的,在所述阵列基板的制作方法中,所述进行像素电极层的沉积形成像素电极图案的步骤,包括:
溅射沉积所述像素电极层后,并接着利用黄光及蚀刻工艺形成所述像素电极图案,以使得相邻的像素电极图案间隔设置。
优选的,在所述阵列基板的制作方法中,所述通过蚀刻在所述漏极对应位置处形成通孔的步骤,包括:
蚀刻所述漏极对应位置处的所述钝化层,以形成所述通孔。
优选的,在所述阵列基板的制作方法中,所述像素电极层的像素电极图案共同形成鱼骨形状的四畴结构。
优选的,在所述阵列基板的制作方法中,所述ito层的ito电极为整面且连续不断的面状结构。
本发明还提供了一种阵列基板,所述阵列基板包括:
一基板;
一第一金属层,所述第一金属层设置于所述基板表面上;所述第一金属层包括薄膜晶体管的栅极;
一绝缘层,所述绝缘层设置于所述第一金属层上;
一有源层,所述有源层设置于所述绝缘层上;
一第二金属层,所述第二金属层设置于所述有源层上;所述第二金属层包括薄膜晶体管的源极、薄膜晶体管的漏极;
一ito层,所述ito层整面铺设在所述第二金属层上;
一钝化层,所述钝化层设置于所述ito层上,用于隔离所述ito层和像素电极层;
一所述像素电极层,所述像素电极层设置于所述钝化层上;所述像素电极层包括像素电极;
其中,所述ito层与所述像素电极层电性连接,所述ito层与所述第二金属层电性连接。
优选的,在所述阵列基板中,所述漏极对应位置处的所述钝化层设置有贯穿的通孔,以使得所述像素电极通过所述通孔与所述ito层电性连接。
优选的,在所述阵列基板中,所述像素电极层的相邻的像素电极间隔设置;所述像素电极层的像素电极共同形成鱼骨形状的四畴结构。
优选的,在所述阵列基板中,所述ito层的ito电极为整面且连续不断的面状结构。
本发明还提供了一种液晶显示面板,包括阵列基板、彩膜基板、以及设置于所述阵列基板与彩膜基板之间的液晶盒;
所述阵列基板包括:
一基板;
一第一金属层,所述第一金属层设置于所述基板表面上;所述第一金属层包括薄膜晶体管的栅极;
一绝缘层,所述绝缘层设置于所述第一金属层上;
一有源层,所述有源层设置于所述绝缘层上;
一第二金属层,所述第二金属层设置于所述有源层上;所述第二金属层包括薄膜晶体管的源极、薄膜晶体管的漏极;
一ito层,所述ito层整面铺设在所述第二金属层上;
一钝化层,所述钝化层设置于所述ito层上,用于隔离所述ito层和像素电极层;
一所述像素电极层,所述像素电极层设置于所述钝化层上;所述像素电极层包括像素电极;
其中,所述ito层与所述像素电极层电性连接,所述ito层与所述第二金属层电性连接。
相对现有技术,本发明通过在第二金属层上铺设整面ito层,在第二金属层的漏极对应位置处的钝化层设置有贯穿的通孔,以使得像素电极层的像素电极通过所述通孔与所述ito层电性连接,并且所述ito层与所述第二金属层电性连接。即本发明在传统的psva像素中的像素电极下方增加一层ito层,形成新型psva像素,由于ito层是整面铺设,因此沟槽部分也能与上基板ito形成电场,使液晶倾斜,贡献此部分的透过率。因此,本发明能有效提高穿透率,并且能优化性能。
为让本发明的上述内容能更明显易懂,下文特举优选实施例,并配合所附图式,作详细说明如下。
【附图说明】
图1为本发明实施例一提供的阵列基板的制作方法的实现流程示意图;
图2为本发明实施例二提供的阵列基板的结构示意图;
图3为本发明实施例提供的像素电极层的像素电极的结构示意图;
图4为本发明实施例提供的ito层的ito电极的结构示意图。
【具体实施方式】
本说明书所使用的词语“实施例”意指用作实例、示例或例证。此外,本说明书和所附权利要求中所使用的冠词“一”一般地可以被解释为意指“一个或多个”,除非另外指定或从上下文清楚导向单数形式。
在本发明实施例中,通过在第二金属层上铺设整面ito层,在第二金属层的漏极对应位置处的钝化层设置有贯穿的通孔,以使得像素电极层的像素电极通过所述通孔与所述ito层电性连接,并且所述ito层与所述第二金属层电性连接。即本发明在传统的psva(聚合物稳定垂直配向)像素中的像素电极下方增加一层ito层,形成新型psva像素,由于ito层是整面铺设,因此沟槽部分也能与上基板ito形成电场,使液晶倾斜,贡献此部分的透过率。因此,本发明能有效提高穿透率,并且能优化性能。
实施例一
请参阅图1,为本发明实施例一提供的阵列基板的制作方法的实现流程示意图。下面详细描述所述阵列基板的制作方法的实现流程,其主要包括以下步骤:
在步骤s101中,提供一基板。
在本发明实施例中,基板可以为玻璃基板。
在步骤s102中,在所述基板表面上设置第一金属层,以形成栅电极层图案。
在本发明实施例中,在基板表面上沉积第一金属层,并接着利用黄光及蚀刻工艺形成第一金属层的图样,其中该第一金属层的图样包括晶体管的栅极电极。
在步骤s103中,在所述第一金属层上设置绝缘层。
在步骤s104中,在所述绝缘层上设置有源层,以形成有源层图案。
在步骤s105中,在所述有源层上设置第二金属层,以形成源漏极层图案。
在本发明实施例中,溅射沉积第二金属层后,并接着利用黄光及蚀刻工艺形成第二金属层的图样,所述第二金属层的图样包括:薄膜晶体管的源极和薄膜晶体管的漏极。
在步骤s106中,铺设整层ito(indiumtinoxide,掺锡氧化铟)层,所述ito层与所述第二金属层的漏极电性连接。
作为本发明一优选实施例,所述ito层的ito电极为整面且连续不断的面状结构。
在步骤s107中,在所述ito层上设置钝化层,以形成钝化层图案。
在步骤s108中,通过蚀刻在所述漏极对应位置处形成通孔。
在本发明实施例中,蚀刻所述漏极对应位置处的所述钝化层,以形成所述通孔。
在步骤s109中,进行像素电极层的沉积形成像素电极图案,以使得所述像素电极图案通过所述通孔与所述ito层电性连接。
在本发明实施例中,溅射沉积所述像素电极层后,并接着利用黄光及蚀刻工艺形成所述像素电极图案,以使得相邻的像素电极图案间隔设置。
作为本发明一优选实施例,所述像素电极层的像素电极图案共同形成鱼骨形状的四畴结构。
由上可知,本发明实施例一提供的阵列基板的制作方法,通过在第二金属层上铺设整面ito层,在第二金属层的漏极对应位置处的钝化层设置有贯穿的通孔,以使得像素电极层的像素电极通过所述通孔与所述ito层电性连接,并且所述ito层与所述第二金属层电性连接。即本发明在传统的psva像素中的像素电极下方增加一层ito层,形成新型psva像素,由于ito层是整面铺设,因此沟槽部分也能与上基板ito形成电场,使液晶倾斜,贡献此部分的透过率。因此,本发明能有效提高穿透率,并且能优化性能。
实施例二
请参阅图2,为本发明实施例提供的阵列基板的结构示意图。为了便于说明,仅示出了与本发明实施例相关的部分。
所述阵列基板包括:一基板100,一第一金属层101、一绝缘层102、一有源层103、一第二金属层104、一ito层105、一钝化层106、以及一像素电极层107。其中,所述第一金属层101设置于所述基板100表面上;所述第一金属层101包括薄膜晶体管的栅极;所述绝缘层102设置于所述第一金属层101上;所述有源层103设置于所述绝缘层102上;所述第二金属层104设置于所述有源层103上;所述第二金属层104包括薄膜晶体管的源极、薄膜晶体管的漏极;所述ito层105整面铺设在所述第二金属层104上;所述钝化层106设置于所述ito层105上,用于隔离所述ito层105和像素电极层107;所述像素电极层107设置于所述钝化层106上;所述像素电极层107包括像素电极。
其中,所述ito层105与所述像素电极层107电性连接,所述ito层与所述第二金属层104电性连接,电位相同。
优选的,所述漏极对应位置处的所述钝化层106设置有贯穿的通孔,以使得所述像素电极通过所述通孔与所述ito层电性连接。
请参阅图3,优选的,所述像素电极层的相邻的像素电极间隔设置;所述像素电极层的像素电极共同形成鱼骨形状的四畴结构。
请参阅图4,优选的,所述ito层的ito电极为整面且连续不断的面状结构。
在本发明实施例中,在基板100表面上沉积第一金属层101,并接着利用黄光及蚀刻工艺形成第一金属层101的图样,其中该第一金属层101的图样包括薄膜晶体管的栅极。
在本发明实施例中,溅射沉积第二金属层104后,并接着利用黄光及蚀刻工艺形成第二金属层104的图样,其中,所述第二金属层104的图样包括薄膜晶体管的源极、薄膜晶体管的漏极。
在本发明实施例中,溅射沉积一像素电极层107后,并接着利用黄光及蚀刻工艺形成所述像素电极层107的图样,其中,所述所述像素电极层107的图样包括像素电极。
在本发明实施例中,所述像素电极层107采用ito(indiumtinoxide,掺锡氧化铟)或铟锌氧化物izo等等材料制成;所述绝缘层102可采用g-sinx材料制成;然而,可以理解的是,并不限于上述材料,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
由上可知,本发明实施例二提供的阵列基板,通过在第二金属层上铺设整面ito层,在第二金属层的漏极对应位置处的钝化层设置有贯穿的通孔,以使得像素电极层的像素电极通过所述通孔与所述ito层电性连接,并且所述ito层与所述第二金属层电性连接。即本发明在传统的psva像素中的像素电极下方增加一层ito层,形成新型psva像素,由于ito层是整面铺设,因此沟槽部分也能与上基板ito形成电场,使液晶倾斜,贡献此部分的透过率。因此,本发明能有效提高穿透率,并且能优化性能。
实施例三
本发明实施例还提供了一种液晶显示面板。为了便于说明,仅示出了与本发明实施例相关的部分。所述液晶显示面板包括阵列基板、彩膜基板、以及设置于所述阵列基板与彩膜基板之间的液晶盒。
所述阵列基板包括:一基板100,一第一金属层101、一绝缘层102、一有源层103、一第二金属层104、一ito层105、一钝化层106、以及一像素电极层107。其中,所述第一金属层101设置于所述基板100表面上;所述第一金属层101包括薄膜晶体管的栅极;所述绝缘层102设置于所述第一金属层101上;所述有源层103设置于所述绝缘层102上;所述第二金属层104设置于所述有源层103上;所述第二金属层104包括薄膜晶体管的源极、薄膜晶体管的漏极;所述ito层105整面铺设在所述第二金属层104上;所述钝化层106设置于所述ito层105上,用于隔离所述ito层105和像素电极层107;所述像素电极层107设置于所述钝化层106上;所述像素电极层107包括像素电极。
其中,所述ito层105与所述像素电极层107电性连接,所述ito层与所述第二金属层104电性连接。
优选的,所述漏极对应位置处的所述钝化层106设置有贯穿的通孔,以使得所述像素电极通过所述通孔与所述ito层电性连接。
优选的,所述像素电极层的相邻的像素电极间隔设置;所述像素电极层的像素电极共同形成鱼骨形状的四畴结构。
优选的,所述ito层的ito电极为整面且连续不断的面状结构。
综上所述,本发明实施例通过在第二金属层上铺设整面ito层,在第二金属层的漏极对应位置处的钝化层设置有贯穿的通孔,以使得像素电极层的像素电极通过所述通孔与所述ito层电性连接,并且所述ito层与所述第二金属层电性连接。即本发明在传统的psva像素中的像素电极下方增加一层ito层,形成新型psva像素,由于ito层是整面铺设,因此沟槽部分也能与上基板ito形成电场,使液晶倾斜,贡献此部分的透过率。因此,本发明能有效提高穿透率,并且能优化性能。
尽管已经相对于一个或多个实现方式示出并描述了本发明,但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本发明包括所有这样的修改和变型,并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能,用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示),即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。此外,尽管本说明书的特定特征已经相对于若干实现方式中的仅一个被公开,但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征组合。而且,就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言,这样的术语旨在以与术语“包含”相似的方式包括。
综上所述,虽然本发明已以优选实施例揭露如上,但上述优选实施例并非用以限制本发明,本领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。